TimeQuest Timing Analyzer report for ctvrty
Thu May 20 17:43:51 2010
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Slow 1200mV 85C Model Setup Summary
  6. Slow 1200mV 85C Model Hold Summary
  7. Slow 1200mV 85C Model Recovery Summary
  8. Slow 1200mV 85C Model Removal Summary
  9. Slow 1200mV 85C Model Minimum Pulse Width
 10. Setup Times
 11. Hold Times
 12. Clock to Output Times
 13. Minimum Clock to Output Times
 14. Propagation Delay
 15. Minimum Propagation Delay
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Propagation Delay
 27. Minimum Propagation Delay
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Propagation Delay
 38. Minimum Propagation Delay
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Progagation Delay
 45. Minimum Progagation Delay
 46. Board Trace Model Assignments
 47. Input Transition Times
 48. Slow Corner Signal Integrity Metrics
 49. Fast Corner Signal Integrity Metrics
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths
 57. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                    ;
+--------------------+-------------------------------------------------+
; Quartus II Version ; Version 8.1 Build 163 10/28/2008 SJ Web Edition ;
; Revision Name      ; ctvrty                                          ;
; Device Family      ; Cyclone III                                     ;
; Device Name        ; EP3C5E144C8                                     ;
; Timing Models      ; Final                                           ;
; Delay Model        ; Combined                                        ;
; Rise/Fall Delays   ; Enabled                                         ;
+--------------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }    ;
; count_en   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { count_en } ;
; krystal    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { krystal }  ;
; reset      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset }    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 61.6 MHz   ; 61.6 MHz        ; reset      ;      ;
; 88.43 MHz  ; 88.43 MHz       ; count_en   ;      ;
; 248.39 MHz ; 248.39 MHz      ; krystal    ;      ;
; 280.43 MHz ; 280.43 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+---------+----------------+
; Clock    ; Slack   ; End Point TNS  ;
+----------+---------+----------------+
; count_en ; -11.227 ; -86.739        ;
; reset    ; -8.255  ; -59.499        ;
; krystal  ; -3.026  ; -32.964        ;
; clock    ; -2.566  ; -13.077        ;
+----------+---------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; reset    ; -0.991 ; -4.467         ;
; krystal  ; -0.154 ; -0.154         ;
; count_en ; 0.344  ; 0.000          ;
; clock    ; 0.453  ; 0.000          ;
+----------+--------+----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+---------+-------------------+
; Clock    ; Slack   ; End Point TNS     ;
+----------+---------+-------------------+
; clock    ; -11.556 ; -48.881           ;
; count_en ; -2.186  ; -16.263           ;
; reset    ; -0.124  ; -0.124            ;
+----------+---------+-------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; reset    ; -1.552 ; -11.891           ;
; count_en ; 0.420  ; 0.000             ;
; clock    ; 0.999  ; 0.000             ;
+----------+--------+-------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width                                                                       ;
+--------+--------------+----------------+-------+------------------+----------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type             ; Clock    ; Clock Edge ; Target              ;
+--------+--------------+----------------+-------+------------------+----------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; krystal  ; Rise       ; krystal             ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; reset    ; Rise       ; reset               ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac1[0]~_emulated ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac1[1]~_emulated ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac1[2]~_emulated ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac1[3]~_emulated ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac2[0]~_emulated ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac2[1]~_emulated ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac2[2]~_emulated ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac2[3]~_emulated ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; clock               ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; count_en            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; delic2[0]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; delic2[1]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; delic2[2]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; delic2[3]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; delic2[4]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; delic2[5]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; delic2[6]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[0]            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[10]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[11]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[12]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[13]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[14]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[15]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[16]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[17]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[1]            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[2]            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[3]            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[4]            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[5]            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[6]            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[7]            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[8]            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[9]            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; state1.S0           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; state1.S1           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; state1.S2           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; state1.S3           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; state2.S0           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; state2.S1           ;
; 0.113  ; 0.173        ; 0.220          ; 0.160 ; High Pulse Width ; count_en ; Rise       ; citac2[1]~_emulated ;
; 0.113  ; 0.173        ; 0.220          ; 0.160 ; High Pulse Width ; count_en ; Rise       ; citac2[2]~_emulated ;
; 0.114  ; 0.173        ; 0.220          ; 0.161 ; High Pulse Width ; count_en ; Rise       ; citac1[0]~_emulated ;
; 0.114  ; 0.173        ; 0.220          ; 0.161 ; High Pulse Width ; count_en ; Rise       ; citac1[3]~_emulated ;
; 0.114  ; 0.174        ; 0.220          ; 0.160 ; High Pulse Width ; count_en ; Rise       ; citac2[3]~_emulated ;
; 0.115  ; 0.175        ; 0.220          ; 0.160 ; High Pulse Width ; count_en ; Rise       ; citac1[1]~_emulated ;
; 0.115  ; 0.175        ; 0.220          ; 0.160 ; High Pulse Width ; count_en ; Rise       ; citac1[2]~_emulated ;
; 0.115  ; 0.175        ; 0.220          ; 0.160 ; High Pulse Width ; count_en ; Rise       ; citac2[0]~_emulated ;
; 0.230  ; 0.002        ; 0.000          ; 0.228 ; Low Pulse Width  ; reset    ; Rise       ; citac1[3]~latch     ;
; 0.236  ; 0.329        ; 0.188          ; 0.095 ; Low Pulse Width  ; krystal  ; Rise       ; delic[0]            ;
; 0.236  ; 0.329        ; 0.188          ; 0.095 ; Low Pulse Width  ; krystal  ; Rise       ; delic[1]            ;
; 0.236  ; 0.329        ; 0.188          ; 0.095 ; Low Pulse Width  ; krystal  ; Rise       ; delic[2]            ;
; 0.236  ; 0.329        ; 0.188          ; 0.095 ; Low Pulse Width  ; krystal  ; Rise       ; delic[3]            ;
; 0.236  ; 0.329        ; 0.188          ; 0.095 ; Low Pulse Width  ; krystal  ; Rise       ; delic[4]            ;
; 0.236  ; 0.329        ; 0.188          ; 0.095 ; Low Pulse Width  ; krystal  ; Rise       ; delic[5]            ;
; 0.236  ; 0.329        ; 0.188          ; 0.095 ; Low Pulse Width  ; krystal  ; Rise       ; delic[6]            ;
; 0.236  ; 0.329        ; 0.188          ; 0.095 ; Low Pulse Width  ; krystal  ; Rise       ; delic[7]            ;
; 0.236  ; 0.329        ; 0.188          ; 0.095 ; Low Pulse Width  ; krystal  ; Rise       ; delic[8]            ;
; 0.238  ; 0.331        ; 0.188          ; 0.095 ; Low Pulse Width  ; krystal  ; Rise       ; clock               ;
; 0.238  ; 0.331        ; 0.188          ; 0.095 ; Low Pulse Width  ; krystal  ; Rise       ; delic[10]           ;
; 0.238  ; 0.331        ; 0.188          ; 0.095 ; Low Pulse Width  ; krystal  ; Rise       ; delic[11]           ;
; 0.238  ; 0.331        ; 0.188          ; 0.095 ; Low Pulse Width  ; krystal  ; Rise       ; delic[12]           ;
; 0.238  ; 0.331        ; 0.188          ; 0.095 ; Low Pulse Width  ; krystal  ; Rise       ; delic[13]           ;
; 0.238  ; 0.331        ; 0.188          ; 0.095 ; Low Pulse Width  ; krystal  ; Rise       ; delic[14]           ;
; 0.238  ; 0.331        ; 0.188          ; 0.095 ; Low Pulse Width  ; krystal  ; Rise       ; delic[15]           ;
; 0.238  ; 0.331        ; 0.188          ; 0.095 ; Low Pulse Width  ; krystal  ; Rise       ; delic[16]           ;
; 0.238  ; 0.331        ; 0.188          ; 0.095 ; Low Pulse Width  ; krystal  ; Rise       ; delic[17]           ;
; 0.238  ; 0.331        ; 0.188          ; 0.095 ; Low Pulse Width  ; krystal  ; Rise       ; delic[9]            ;
; 0.239  ; 0.325        ; 0.220          ; 0.134 ; High Pulse Width ; clock    ; Rise       ; state2.S0           ;
; 0.240  ; 0.326        ; 0.220          ; 0.134 ; High Pulse Width ; clock    ; Rise       ; state1.S0           ;
; 0.240  ; 0.326        ; 0.220          ; 0.134 ; High Pulse Width ; clock    ; Rise       ; state1.S1           ;
; 0.240  ; 0.326        ; 0.220          ; 0.134 ; High Pulse Width ; clock    ; Rise       ; state1.S2           ;
; 0.240  ; 0.326        ; 0.220          ; 0.134 ; High Pulse Width ; clock    ; Rise       ; state1.S3           ;
; 0.241  ; 0.328        ; 0.220          ; 0.133 ; High Pulse Width ; clock    ; Rise       ; count_en            ;
; 0.241  ; 0.328        ; 0.220          ; 0.133 ; High Pulse Width ; clock    ; Rise       ; delic2[0]           ;
; 0.241  ; 0.328        ; 0.220          ; 0.133 ; High Pulse Width ; clock    ; Rise       ; delic2[1]           ;
; 0.241  ; 0.328        ; 0.220          ; 0.133 ; High Pulse Width ; clock    ; Rise       ; delic2[2]           ;
; 0.241  ; 0.328        ; 0.220          ; 0.133 ; High Pulse Width ; clock    ; Rise       ; delic2[3]           ;
; 0.241  ; 0.328        ; 0.220          ; 0.133 ; High Pulse Width ; clock    ; Rise       ; delic2[4]           ;
; 0.241  ; 0.328        ; 0.220          ; 0.133 ; High Pulse Width ; clock    ; Rise       ; delic2[5]           ;
; 0.241  ; 0.328        ; 0.220          ; 0.133 ; High Pulse Width ; clock    ; Rise       ; delic2[6]           ;
; 0.249  ; 0.008        ; 0.000          ; 0.241 ; Low Pulse Width  ; reset    ; Rise       ; citac1[1]~latch     ;
; 0.249  ; 0.008        ; 0.000          ; 0.241 ; Low Pulse Width  ; reset    ; Rise       ; citac1[2]~latch     ;
; 0.253  ; 0.014        ; 0.000          ; 0.239 ; Low Pulse Width  ; reset    ; Rise       ; citac1[0]~latch     ;
; 0.253  ; 0.014        ; 0.000          ; 0.239 ; Low Pulse Width  ; reset    ; Rise       ; citac2[0]~latch     ;
; 0.266  ; 0.031        ; 0.000          ; 0.235 ; Low Pulse Width  ; reset    ; Rise       ; citac2[1]~latch     ;
; 0.266  ; 0.031        ; 0.000          ; 0.235 ; Low Pulse Width  ; reset    ; Rise       ; citac2[2]~latch     ;
; 0.269  ; 0.035        ; 0.000          ; 0.234 ; Low Pulse Width  ; reset    ; Rise       ; citac2[3]~latch     ;
; 0.290  ; 0.415        ; 0.188          ; 0.063 ; Low Pulse Width  ; clock    ; Rise       ; state2.S1           ;
; 0.300  ; 0.457        ; 0.220          ; 0.063 ; High Pulse Width ; clock    ; Rise       ; state2.S1           ;
; 0.350  ; 0.405        ; 0.188          ; 0.133 ; Low Pulse Width  ; clock    ; Rise       ; count_en            ;
; 0.350  ; 0.405        ; 0.188          ; 0.133 ; Low Pulse Width  ; clock    ; Rise       ; delic2[0]           ;
; 0.350  ; 0.405        ; 0.188          ; 0.133 ; Low Pulse Width  ; clock    ; Rise       ; delic2[1]           ;
; 0.350  ; 0.405        ; 0.188          ; 0.133 ; Low Pulse Width  ; clock    ; Rise       ; delic2[2]           ;
; 0.350  ; 0.405        ; 0.188          ; 0.133 ; Low Pulse Width  ; clock    ; Rise       ; delic2[3]           ;
; 0.350  ; 0.405        ; 0.188          ; 0.133 ; Low Pulse Width  ; clock    ; Rise       ; delic2[4]           ;
; 0.350  ; 0.405        ; 0.188          ; 0.133 ; Low Pulse Width  ; clock    ; Rise       ; delic2[5]           ;
+--------+--------------+----------------+-------+------------------+----------+------------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; nastav    ; clock      ; 0.907  ; 1.110  ; Rise       ; clock           ;
; zap_vyp   ; clock      ; -0.108 ; 0.154  ; Rise       ; clock           ;
; dip_h[*]  ; count_en   ; 12.602 ; 13.035 ; Rise       ; count_en        ;
;  dip_h[0] ; count_en   ; 5.045  ; 5.389  ; Rise       ; count_en        ;
;  dip_h[1] ; count_en   ; 11.808 ; 12.535 ; Rise       ; count_en        ;
;  dip_h[2] ; count_en   ; 12.536 ; 13.035 ; Rise       ; count_en        ;
;  dip_h[3] ; count_en   ; 12.602 ; 12.550 ; Rise       ; count_en        ;
; dip_l[*]  ; count_en   ; 10.977 ; 11.468 ; Rise       ; count_en        ;
;  dip_l[0] ; count_en   ; 5.202  ; 5.465  ; Rise       ; count_en        ;
;  dip_l[1] ; count_en   ; 10.869 ; 11.468 ; Rise       ; count_en        ;
;  dip_l[2] ; count_en   ; 10.783 ; 11.365 ; Rise       ; count_en        ;
;  dip_l[3] ; count_en   ; 10.977 ; 11.220 ; Rise       ; count_en        ;
; reset     ; count_en   ; 10.524 ; 10.908 ; Rise       ; count_en        ;
; dip_h[*]  ; reset      ; 9.813  ; 10.244 ; Rise       ; reset           ;
;  dip_h[0] ; reset      ; 2.254  ; 2.600  ; Rise       ; reset           ;
;  dip_h[1] ; reset      ; 9.019  ; 9.744  ; Rise       ; reset           ;
;  dip_h[2] ; reset      ; 9.747  ; 10.244 ; Rise       ; reset           ;
;  dip_h[3] ; reset      ; 9.813  ; 9.759  ; Rise       ; reset           ;
; dip_l[*]  ; reset      ; 8.085  ; 8.493  ; Rise       ; reset           ;
;  dip_l[0] ; reset      ; 2.227  ; 2.573  ; Rise       ; reset           ;
;  dip_l[1] ; reset      ; 7.977  ; 8.493  ; Rise       ; reset           ;
;  dip_l[2] ; reset      ; 7.891  ; 8.390  ; Rise       ; reset           ;
;  dip_l[3] ; reset      ; 8.085  ; 8.245  ; Rise       ; reset           ;
; reset     ; reset      ; 7.733  ; 8.117  ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; nastav    ; clock      ; 0.767  ; 0.520  ; Rise       ; clock           ;
; zap_vyp   ; clock      ; 0.712  ; 0.498  ; Rise       ; clock           ;
; dip_h[*]  ; count_en   ; -2.851 ; -3.170 ; Rise       ; count_en        ;
;  dip_h[0] ; count_en   ; -2.851 ; -3.170 ; Rise       ; count_en        ;
;  dip_h[1] ; count_en   ; -3.428 ; -3.659 ; Rise       ; count_en        ;
;  dip_h[2] ; count_en   ; -3.350 ; -3.586 ; Rise       ; count_en        ;
;  dip_h[3] ; count_en   ; -4.831 ; -4.808 ; Rise       ; count_en        ;
; dip_l[*]  ; count_en   ; -2.685 ; -2.965 ; Rise       ; count_en        ;
;  dip_l[0] ; count_en   ; -2.685 ; -2.965 ; Rise       ; count_en        ;
;  dip_l[1] ; count_en   ; -3.265 ; -3.585 ; Rise       ; count_en        ;
;  dip_l[2] ; count_en   ; -2.989 ; -3.271 ; Rise       ; count_en        ;
;  dip_l[3] ; count_en   ; -3.674 ; -3.822 ; Rise       ; count_en        ;
; reset     ; count_en   ; -0.344 ; -0.799 ; Rise       ; count_en        ;
; dip_h[*]  ; reset      ; -0.667 ; -0.966 ; Rise       ; reset           ;
;  dip_h[0] ; reset      ; -0.667 ; -0.966 ; Rise       ; reset           ;
;  dip_h[1] ; reset      ; -1.015 ; -1.348 ; Rise       ; reset           ;
;  dip_h[2] ; reset      ; -0.965 ; -1.243 ; Rise       ; reset           ;
;  dip_h[3] ; reset      ; -1.374 ; -1.521 ; Rise       ; reset           ;
; dip_l[*]  ; reset      ; -0.578 ; -0.936 ; Rise       ; reset           ;
;  dip_l[0] ; reset      ; -0.641 ; -0.936 ; Rise       ; reset           ;
;  dip_l[1] ; reset      ; -0.667 ; -1.045 ; Rise       ; reset           ;
;  dip_l[2] ; reset      ; -0.578 ; -0.941 ; Rise       ; reset           ;
;  dip_l[3] ; reset      ; -0.984 ; -1.304 ; Rise       ; reset           ;
; reset     ; reset      ; 0.991  ; 0.645  ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; led_en       ; clock      ; 8.894  ; 9.169  ; Rise       ; clock           ;
; led_nastav   ; clock      ; 5.252  ; 5.400  ; Rise       ; clock           ;
; segment1[*]  ; clock      ; 15.158 ; 14.865 ; Rise       ; clock           ;
;  segment1[1] ; clock      ; 14.503 ; 14.615 ; Rise       ; clock           ;
;  segment1[2] ; clock      ; 14.413 ; 14.068 ; Rise       ; clock           ;
;  segment1[3] ; clock      ; 14.436 ; 14.108 ; Rise       ; clock           ;
;  segment1[4] ; clock      ; 14.788 ; 14.522 ; Rise       ; clock           ;
;  segment1[5] ; clock      ; 14.856 ; 14.663 ; Rise       ; clock           ;
;  segment1[6] ; clock      ; 14.786 ; 14.529 ; Rise       ; clock           ;
;  segment1[7] ; clock      ; 15.158 ; 14.865 ; Rise       ; clock           ;
; segment2[*]  ; clock      ; 19.216 ; 19.294 ; Rise       ; clock           ;
;  segment2[1] ; clock      ; 16.939 ; 17.006 ; Rise       ; clock           ;
;  segment2[2] ; clock      ; 17.399 ; 16.903 ; Rise       ; clock           ;
;  segment2[3] ; clock      ; 17.188 ; 16.695 ; Rise       ; clock           ;
;  segment2[4] ; clock      ; 17.133 ; 16.870 ; Rise       ; clock           ;
;  segment2[5] ; clock      ; 16.738 ; 16.697 ; Rise       ; clock           ;
;  segment2[6] ; clock      ; 16.873 ; 16.692 ; Rise       ; clock           ;
;  segment2[7] ; clock      ; 19.216 ; 19.294 ; Rise       ; clock           ;
; segment1[*]  ; count_en   ; 16.529 ; 16.236 ; Rise       ; count_en        ;
;  segment1[1] ; count_en   ; 15.874 ; 15.938 ; Rise       ; count_en        ;
;  segment1[2] ; count_en   ; 15.784 ; 15.391 ; Rise       ; count_en        ;
;  segment1[3] ; count_en   ; 15.807 ; 15.431 ; Rise       ; count_en        ;
;  segment1[4] ; count_en   ; 16.159 ; 15.893 ; Rise       ; count_en        ;
;  segment1[5] ; count_en   ; 16.179 ; 16.034 ; Rise       ; count_en        ;
;  segment1[6] ; count_en   ; 16.157 ; 15.900 ; Rise       ; count_en        ;
;  segment1[7] ; count_en   ; 16.529 ; 16.236 ; Rise       ; count_en        ;
; segment2[*]  ; count_en   ; 20.107 ; 20.185 ; Rise       ; count_en        ;
;  segment2[1] ; count_en   ; 17.830 ; 17.874 ; Rise       ; count_en        ;
;  segment2[2] ; count_en   ; 18.290 ; 17.771 ; Rise       ; count_en        ;
;  segment2[3] ; count_en   ; 18.079 ; 17.563 ; Rise       ; count_en        ;
;  segment2[4] ; count_en   ; 18.024 ; 17.761 ; Rise       ; count_en        ;
;  segment2[5] ; count_en   ; 17.606 ; 17.588 ; Rise       ; count_en        ;
;  segment2[6] ; count_en   ; 17.764 ; 17.583 ; Rise       ; count_en        ;
;  segment2[7] ; count_en   ; 20.107 ; 20.185 ; Rise       ; count_en        ;
; led_rst      ; reset      ; 4.368  ; 4.184  ; Rise       ; reset           ;
; segment1[*]  ; reset      ; 17.519 ; 17.226 ; Rise       ; reset           ;
;  segment1[1] ; reset      ; 16.864 ; 16.974 ; Rise       ; reset           ;
;  segment1[2] ; reset      ; 16.774 ; 16.427 ; Rise       ; reset           ;
;  segment1[3] ; reset      ; 16.797 ; 16.467 ; Rise       ; reset           ;
;  segment1[4] ; reset      ; 17.149 ; 16.883 ; Rise       ; reset           ;
;  segment1[5] ; reset      ; 17.215 ; 17.024 ; Rise       ; reset           ;
;  segment1[6] ; reset      ; 17.147 ; 16.890 ; Rise       ; reset           ;
;  segment1[7] ; reset      ; 17.519 ; 17.226 ; Rise       ; reset           ;
; segment2[*]  ; reset      ; 20.946 ; 21.024 ; Rise       ; reset           ;
;  segment2[1] ; reset      ; 18.669 ; 18.763 ; Rise       ; reset           ;
;  segment2[2] ; reset      ; 19.129 ; 18.660 ; Rise       ; reset           ;
;  segment2[3] ; reset      ; 18.918 ; 18.452 ; Rise       ; reset           ;
;  segment2[4] ; reset      ; 18.863 ; 18.600 ; Rise       ; reset           ;
;  segment2[5] ; reset      ; 18.495 ; 18.427 ; Rise       ; reset           ;
;  segment2[6] ; reset      ; 18.603 ; 18.422 ; Rise       ; reset           ;
;  segment2[7] ; reset      ; 20.946 ; 21.024 ; Rise       ; reset           ;
; led_rst      ; reset      ; 4.368  ; 4.184  ; Fall       ; reset           ;
; segment1[*]  ; reset      ; 15.569 ; 15.276 ; Fall       ; reset           ;
;  segment1[1] ; reset      ; 14.914 ; 15.026 ; Fall       ; reset           ;
;  segment1[2] ; reset      ; 14.824 ; 14.479 ; Fall       ; reset           ;
;  segment1[3] ; reset      ; 14.847 ; 14.519 ; Fall       ; reset           ;
;  segment1[4] ; reset      ; 15.199 ; 14.933 ; Fall       ; reset           ;
;  segment1[5] ; reset      ; 15.267 ; 15.074 ; Fall       ; reset           ;
;  segment1[6] ; reset      ; 15.197 ; 14.940 ; Fall       ; reset           ;
;  segment1[7] ; reset      ; 15.569 ; 15.276 ; Fall       ; reset           ;
; segment2[*]  ; reset      ; 19.627 ; 19.705 ; Fall       ; reset           ;
;  segment2[1] ; reset      ; 17.350 ; 17.417 ; Fall       ; reset           ;
;  segment2[2] ; reset      ; 17.810 ; 17.314 ; Fall       ; reset           ;
;  segment2[3] ; reset      ; 17.599 ; 17.106 ; Fall       ; reset           ;
;  segment2[4] ; reset      ; 17.544 ; 17.281 ; Fall       ; reset           ;
;  segment2[5] ; reset      ; 17.149 ; 17.108 ; Fall       ; reset           ;
;  segment2[6] ; reset      ; 17.284 ; 17.103 ; Fall       ; reset           ;
;  segment2[7] ; reset      ; 19.627 ; 19.705 ; Fall       ; reset           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; led_en       ; clock      ; 8.412  ; 8.693  ; Rise       ; clock           ;
; led_nastav   ; clock      ; 5.130  ; 5.273  ; Rise       ; clock           ;
; segment1[*]  ; clock      ; 8.456  ; 8.114  ; Rise       ; clock           ;
;  segment1[1] ; clock      ; 8.541  ; 8.643  ; Rise       ; clock           ;
;  segment1[2] ; clock      ; 8.456  ; 8.114  ; Rise       ; clock           ;
;  segment1[3] ; clock      ; 8.478  ; 8.152  ; Rise       ; clock           ;
;  segment1[4] ; clock      ; 8.698  ; 8.433  ; Rise       ; clock           ;
;  segment1[5] ; clock      ; 8.874  ; 8.694  ; Rise       ; clock           ;
;  segment1[6] ; clock      ; 8.698  ; 8.442  ; Rise       ; clock           ;
;  segment1[7] ; clock      ; 9.055  ; 8.765  ; Rise       ; clock           ;
; segment2[*]  ; clock      ; 8.272  ; 8.317  ; Rise       ; clock           ;
;  segment2[1] ; clock      ; 8.272  ; 8.658  ; Rise       ; clock           ;
;  segment2[2] ; clock      ; 8.761  ; 8.555  ; Rise       ; clock           ;
;  segment2[3] ; clock      ; 9.276  ; 9.002  ; Rise       ; clock           ;
;  segment2[4] ; clock      ; 8.500  ; 8.317  ; Rise       ; clock           ;
;  segment2[5] ; clock      ; 9.084  ; 8.837  ; Rise       ; clock           ;
;  segment2[6] ; clock      ; 8.991  ; 8.805  ; Rise       ; clock           ;
;  segment2[7] ; clock      ; 10.613 ; 10.762 ; Rise       ; clock           ;
; segment1[*]  ; count_en   ; 9.763  ; 9.487  ; Rise       ; count_en        ;
;  segment1[1] ; count_en   ; 9.843  ; 10.016 ; Rise       ; count_en        ;
;  segment1[2] ; count_en   ; 9.763  ; 9.487  ; Rise       ; count_en        ;
;  segment1[3] ; count_en   ; 9.833  ; 9.525  ; Rise       ; count_en        ;
;  segment1[4] ; count_en   ; 10.071 ; 9.806  ; Rise       ; count_en        ;
;  segment1[5] ; count_en   ; 10.247 ; 10.049 ; Rise       ; count_en        ;
;  segment1[6] ; count_en   ; 10.071 ; 9.815  ; Rise       ; count_en        ;
;  segment1[7] ; count_en   ; 10.428 ; 10.138 ; Rise       ; count_en        ;
; segment2[*]  ; count_en   ; 9.600  ; 9.555  ; Rise       ; count_en        ;
;  segment2[1] ; count_en   ; 9.600  ; 9.860  ; Rise       ; count_en        ;
;  segment2[2] ; count_en   ; 10.043 ; 9.861  ; Rise       ; count_en        ;
;  segment2[3] ; count_en   ; 10.198 ; 10.066 ; Rise       ; count_en        ;
;  segment2[4] ; count_en   ; 9.781  ; 9.555  ; Rise       ; count_en        ;
;  segment2[5] ; count_en   ; 10.145 ; 9.759  ; Rise       ; count_en        ;
;  segment2[6] ; count_en   ; 9.913  ; 9.727  ; Rise       ; count_en        ;
;  segment2[7] ; count_en   ; 11.895 ; 12.006 ; Rise       ; count_en        ;
; led_rst      ; reset      ; 4.333  ; 4.152  ; Rise       ; reset           ;
; segment1[*]  ; reset      ; 8.181  ; 7.662  ; Rise       ; reset           ;
;  segment1[1] ; reset      ; 8.261  ; 8.191  ; Rise       ; reset           ;
;  segment1[2] ; reset      ; 8.181  ; 7.662  ; Rise       ; reset           ;
;  segment1[3] ; reset      ; 8.359  ; 7.700  ; Rise       ; reset           ;
;  segment1[4] ; reset      ; 8.246  ; 7.981  ; Rise       ; reset           ;
;  segment1[5] ; reset      ; 8.422  ; 8.575  ; Rise       ; reset           ;
;  segment1[6] ; reset      ; 8.246  ; 7.990  ; Rise       ; reset           ;
;  segment1[7] ; reset      ; 8.603  ; 8.313  ; Rise       ; reset           ;
; segment2[*]  ; reset      ; 7.831  ; 8.008  ; Rise       ; reset           ;
;  segment2[1] ; reset      ; 7.831  ; 8.313  ; Rise       ; reset           ;
;  segment2[2] ; reset      ; 8.320  ; 8.441  ; Rise       ; reset           ;
;  segment2[3] ; reset      ; 8.649  ; 8.554  ; Rise       ; reset           ;
;  segment2[4] ; reset      ; 8.059  ; 8.008  ; Rise       ; reset           ;
;  segment2[5] ; reset      ; 8.636  ; 8.210  ; Rise       ; reset           ;
;  segment2[6] ; reset      ; 8.364  ; 8.178  ; Rise       ; reset           ;
;  segment2[7] ; reset      ; 10.172 ; 10.459 ; Rise       ; reset           ;
; led_rst      ; reset      ; 4.333  ; 4.152  ; Fall       ; reset           ;
; segment1[*]  ; reset      ; 8.181  ; 7.662  ; Fall       ; reset           ;
;  segment1[1] ; reset      ; 8.261  ; 8.191  ; Fall       ; reset           ;
;  segment1[2] ; reset      ; 8.181  ; 7.662  ; Fall       ; reset           ;
;  segment1[3] ; reset      ; 8.359  ; 7.700  ; Fall       ; reset           ;
;  segment1[4] ; reset      ; 8.246  ; 7.981  ; Fall       ; reset           ;
;  segment1[5] ; reset      ; 8.422  ; 8.575  ; Fall       ; reset           ;
;  segment1[6] ; reset      ; 8.246  ; 7.990  ; Fall       ; reset           ;
;  segment1[7] ; reset      ; 8.603  ; 8.313  ; Fall       ; reset           ;
; segment2[*]  ; reset      ; 7.831  ; 8.008  ; Fall       ; reset           ;
;  segment2[1] ; reset      ; 7.831  ; 8.313  ; Fall       ; reset           ;
;  segment2[2] ; reset      ; 8.320  ; 8.441  ; Fall       ; reset           ;
;  segment2[3] ; reset      ; 8.649  ; 8.554  ; Fall       ; reset           ;
;  segment2[4] ; reset      ; 8.059  ; 8.008  ; Fall       ; reset           ;
;  segment2[5] ; reset      ; 8.636  ; 8.210  ; Fall       ; reset           ;
;  segment2[6] ; reset      ; 8.364  ; 8.178  ; Fall       ; reset           ;
;  segment2[7] ; reset      ; 10.172 ; 10.459 ; Fall       ; reset           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; dip_h[0]   ; segment2[1] ; 11.487 ;        ;        ; 12.043 ;
; dip_h[0]   ; segment2[2] ; 11.947 ;        ;        ; 11.940 ;
; dip_h[0]   ; segment2[3] ; 11.736 ;        ;        ; 11.732 ;
; dip_h[0]   ; segment2[4] ; 11.681 ; 11.418 ; 11.927 ; 11.686 ;
; dip_h[0]   ; segment2[5] ;        ; 11.245 ; 11.775 ;        ;
; dip_h[0]   ; segment2[6] ; 11.421 ; 11.240 ; 11.734 ; 11.520 ;
; dip_h[0]   ; segment2[7] ; 13.764 ; 13.842 ; 14.014 ; 14.114 ;
; dip_h[1]   ; segment2[1] ; 16.101 ; 18.462 ; 18.977 ; 17.107 ;
; dip_h[1]   ; segment2[2] ; 16.016 ; 18.359 ; 19.437 ; 16.353 ;
; dip_h[1]   ; segment2[3] ; 17.410 ; 18.151 ; 19.226 ; 17.702 ;
; dip_h[1]   ; segment2[4] ; 18.346 ; 18.105 ; 19.171 ; 18.908 ;
; dip_h[1]   ; segment2[5] ; 18.194 ; 16.908 ; 17.744 ; 18.735 ;
; dip_h[1]   ; segment2[6] ; 18.153 ; 17.939 ; 18.911 ; 18.730 ;
; dip_h[1]   ; segment2[7] ; 20.433 ; 20.533 ; 21.254 ; 21.332 ;
; dip_h[2]   ; segment2[1] ; 16.916 ; 19.190 ; 19.477 ; 17.755 ;
; dip_h[2]   ; segment2[2] ; 17.382 ; 19.087 ; 19.937 ; 17.665 ;
; dip_h[2]   ; segment2[3] ; 16.368 ; 18.879 ; 19.726 ; 16.561 ;
; dip_h[2]   ; segment2[4] ; 19.074 ; 18.833 ; 19.671 ; 19.408 ;
; dip_h[2]   ; segment2[5] ; 18.922 ; 15.877 ; 16.604 ; 19.235 ;
; dip_h[2]   ; segment2[6] ; 18.881 ; 18.667 ; 19.411 ; 19.230 ;
; dip_h[2]   ; segment2[7] ; 21.161 ; 21.261 ; 21.754 ; 21.832 ;
; dip_h[3]   ; segment2[1] ; 17.148 ; 19.256 ; 18.992 ; 17.504 ;
; dip_h[3]   ; segment2[2] ; 17.608 ; 19.153 ; 19.452 ; 17.401 ;
; dip_h[3]   ; segment2[3] ; 17.516 ; 18.945 ; 19.241 ; 17.193 ;
; dip_h[3]   ; segment2[4] ; 19.140 ; 18.899 ; 19.186 ; 18.923 ;
; dip_h[3]   ; segment2[5] ; 18.988 ; 17.014 ; 17.236 ; 18.750 ;
; dip_h[3]   ; segment2[6] ; 18.947 ; 18.733 ; 18.926 ; 18.745 ;
; dip_h[3]   ; segment2[7] ; 21.227 ; 21.327 ; 21.269 ; 21.347 ;
; dip_l[0]   ; segment1[1] ; 10.682 ;        ;        ; 11.242 ;
; dip_l[0]   ; segment1[2] ; 10.592 ;        ;        ; 10.695 ;
; dip_l[0]   ; segment1[3] ; 10.615 ;        ;        ; 10.735 ;
; dip_l[0]   ; segment1[4] ; 10.967 ; 10.701 ; 11.300 ; 11.027 ;
; dip_l[0]   ; segment1[5] ;        ; 10.842 ; 11.483 ;        ;
; dip_l[0]   ; segment1[6] ; 10.965 ; 10.708 ; 11.301 ; 11.037 ;
; dip_l[0]   ; segment1[7] ; 11.337 ; 11.044 ; 11.673 ; 11.373 ;
; dip_l[1]   ; segment1[1] ; 15.304 ; 16.646 ; 16.948 ; 16.017 ;
; dip_l[1]   ; segment1[2] ; 14.365 ; 16.099 ; 16.858 ; 14.592 ;
; dip_l[1]   ; segment1[3] ; 15.234 ; 16.139 ; 16.881 ; 15.565 ;
; dip_l[1]   ; segment1[4] ; 16.704 ; 16.431 ; 17.233 ; 16.967 ;
; dip_l[1]   ; segment1[5] ; 16.887 ; 15.461 ; 16.261 ; 17.108 ;
; dip_l[1]   ; segment1[6] ; 16.705 ; 16.441 ; 17.231 ; 16.974 ;
; dip_l[1]   ; segment1[7] ; 17.077 ; 16.777 ; 17.603 ; 17.310 ;
; dip_l[2]   ; segment1[1] ; 15.533 ; 16.560 ; 16.845 ; 16.249 ;
; dip_l[2]   ; segment1[2] ; 15.508 ; 16.013 ; 16.755 ; 15.805 ;
; dip_l[2]   ; segment1[3] ; 14.160 ; 16.053 ; 16.778 ; 14.345 ;
; dip_l[2]   ; segment1[4] ; 16.618 ; 16.345 ; 17.130 ; 16.864 ;
; dip_l[2]   ; segment1[5] ; 16.801 ; 14.387 ; 15.093 ; 17.005 ;
; dip_l[2]   ; segment1[6] ; 16.619 ; 16.355 ; 17.128 ; 16.871 ;
; dip_l[2]   ; segment1[7] ; 16.991 ; 16.691 ; 17.500 ; 17.207 ;
; dip_l[3]   ; segment1[1] ; 15.412 ; 16.754 ; 16.700 ; 15.769 ;
; dip_l[3]   ; segment1[2] ; 14.835 ; 16.207 ; 16.610 ; 14.746 ;
; dip_l[3]   ; segment1[3] ; 15.342 ; 16.247 ; 16.633 ; 15.317 ;
; dip_l[3]   ; segment1[4] ; 16.812 ; 16.539 ; 16.985 ; 16.719 ;
; dip_l[3]   ; segment1[5] ; 16.995 ; 15.569 ; 16.013 ; 16.860 ;
; dip_l[3]   ; segment1[6] ; 16.813 ; 16.549 ; 16.983 ; 16.726 ;
; dip_l[3]   ; segment1[7] ; 17.185 ; 16.885 ; 17.355 ; 17.062 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; dip_h[0]   ; segment2[1] ; 11.083 ;        ;        ; 11.588 ;
; dip_h[0]   ; segment2[2] ; 11.495 ;        ;        ; 11.472 ;
; dip_h[0]   ; segment2[3] ; 11.244 ;        ;        ; 11.202 ;
; dip_h[0]   ; segment2[4] ; 11.239 ; 11.018 ; 11.476 ; 11.227 ;
; dip_h[0]   ; segment2[5] ;        ; 10.799 ; 11.284 ;        ;
; dip_h[0]   ; segment2[6] ; 10.956 ; 10.795 ; 11.250 ; 11.009 ;
; dip_h[0]   ; segment2[7] ; 13.382 ; 13.464 ; 13.589 ; 13.692 ;
; dip_h[1]   ; segment2[1] ; 11.189 ; 11.436 ; 11.451 ; 11.738 ;
; dip_h[1]   ; segment2[2] ; 11.600 ; 13.258 ; 13.800 ; 11.643 ;
; dip_h[1]   ; segment2[3] ; 14.242 ; 11.345 ; 11.851 ; 14.326 ;
; dip_h[1]   ; segment2[4] ; 11.346 ; 11.116 ; 11.642 ; 11.404 ;
; dip_h[1]   ; segment2[5] ; 11.424 ; 13.797 ; 14.408 ; 11.412 ;
; dip_h[1]   ; segment2[6] ; 11.350 ; 11.123 ; 11.566 ; 11.380 ;
; dip_h[1]   ; segment2[7] ; 14.323 ; 13.560 ; 13.749 ; 14.846 ;
; dip_h[2]   ; segment2[1] ; 10.896 ; 11.199 ; 11.152 ; 11.412 ;
; dip_h[2]   ; segment2[2] ; 14.331 ; 11.094 ; 11.595 ; 14.604 ;
; dip_h[2]   ; segment2[3] ; 12.090 ; 12.780 ; 13.366 ; 11.903 ;
; dip_h[2]   ; segment2[4] ; 11.122 ; 10.853 ; 11.333 ; 11.107 ;
; dip_h[2]   ; segment2[5] ; 12.862 ; 11.622 ; 11.980 ; 12.921 ;
; dip_h[2]   ; segment2[6] ; 11.784 ; 12.587 ; 13.078 ; 11.671 ;
; dip_h[2]   ; segment2[7] ; 13.232 ; 13.300 ; 13.447 ; 13.558 ;
; dip_h[3]   ; segment2[1] ; 14.228 ; 12.556 ; 12.231 ; 14.567 ;
; dip_h[3]   ; segment2[2] ; 14.671 ; 12.453 ; 12.720 ; 14.462 ;
; dip_h[3]   ; segment2[3] ; 14.825 ; 13.586 ; 13.986 ; 14.665 ;
; dip_h[3]   ; segment2[4] ; 13.860 ; 12.215 ; 12.459 ; 13.760 ;
; dip_h[3]   ; segment2[5] ; 13.668 ; 14.386 ; 14.744 ; 13.541 ;
; dip_h[3]   ; segment2[6] ; 13.634 ; 13.393 ; 13.698 ; 13.537 ;
; dip_h[3]   ; segment2[7] ; 15.973 ; 14.660 ; 14.572 ; 16.206 ;
; dip_l[0]   ; segment1[1] ; 10.308 ;        ;        ; 10.812 ;
; dip_l[0]   ; segment1[2] ; 10.223 ;        ;        ; 10.283 ;
; dip_l[0]   ; segment1[3] ; 10.245 ;        ;        ; 10.321 ;
; dip_l[0]   ; segment1[4] ; 10.583 ; 10.326 ; 10.867 ; 10.602 ;
; dip_l[0]   ; segment1[5] ;        ; 10.461 ; 11.043 ;        ;
; dip_l[0]   ; segment1[6] ; 10.582 ; 10.334 ; 10.867 ; 10.611 ;
; dip_l[0]   ; segment1[7] ; 10.938 ; 10.656 ; 11.224 ; 10.934 ;
; dip_l[1]   ; segment1[1] ; 11.006 ; 11.207 ; 11.345 ; 11.561 ;
; dip_l[1]   ; segment1[2] ; 10.921 ; 11.467 ; 12.046 ; 11.046 ;
; dip_l[1]   ; segment1[3] ; 13.598 ; 10.793 ; 11.331 ; 13.726 ;
; dip_l[1]   ; segment1[4] ; 11.271 ; 11.037 ; 11.624 ; 11.360 ;
; dip_l[1]   ; segment1[5] ; 11.495 ; 13.814 ; 14.448 ; 11.589 ;
; dip_l[1]   ; segment1[6] ; 11.297 ; 11.037 ; 11.622 ; 11.414 ;
; dip_l[1]   ; segment1[7] ; 12.408 ; 11.377 ; 11.986 ; 12.479 ;
; dip_l[2]   ; segment1[1] ; 10.812 ; 11.025 ; 11.144 ; 11.319 ;
; dip_l[2]   ; segment1[2] ; 12.890 ; 10.506 ; 11.019 ; 13.114 ;
; dip_l[2]   ; segment1[3] ; 10.747 ; 11.612 ; 12.147 ; 10.882 ;
; dip_l[2]   ; segment1[4] ; 11.083 ; 10.829 ; 11.379 ; 11.163 ;
; dip_l[2]   ; segment1[5] ; 12.334 ; 10.963 ; 11.553 ; 12.363 ;
; dip_l[2]   ; segment1[6] ; 11.080 ; 11.902 ; 12.484 ; 11.172 ;
; dip_l[2]   ; segment1[7] ; 11.443 ; 11.161 ; 11.735 ; 11.494 ;
; dip_l[3]   ; segment1[1] ; 12.829 ; 11.495 ; 11.440 ; 13.224 ;
; dip_l[3]   ; segment1[2] ; 12.704 ; 11.019 ; 11.360 ; 12.705 ;
; dip_l[3]   ; segment1[3] ; 13.196 ; 11.610 ; 12.093 ; 13.159 ;
; dip_l[3]   ; segment1[4] ; 12.156 ; 11.335 ; 11.714 ; 12.174 ;
; dip_l[3]   ; segment1[5] ; 12.332 ; 13.454 ; 13.861 ; 12.309 ;
; dip_l[3]   ; segment1[6] ; 12.156 ; 11.900 ; 12.430 ; 12.182 ;
; dip_l[3]   ; segment1[7] ; 12.513 ; 11.671 ; 12.071 ; 12.504 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 64.07 MHz  ; 64.07 MHz       ; reset      ;                                                               ;
; 94.85 MHz  ; 94.85 MHz       ; count_en   ;                                                               ;
; 264.97 MHz ; 250.0 MHz       ; krystal    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 300.03 MHz ; 300.03 MHz      ; clock      ;                                                               ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; count_en ; -10.321 ; -79.547       ;
; reset    ; -7.617  ; -54.913       ;
; krystal  ; -2.774  ; -28.259       ;
; clock    ; -2.333  ; -10.826       ;
+----------+---------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; reset    ; -0.883 ; -3.855        ;
; krystal  ; -0.113 ; -0.113        ;
; count_en ; 0.222  ; 0.000         ;
; clock    ; 0.401  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+---------+------------------+
; Clock    ; Slack   ; End Point TNS    ;
+----------+---------+------------------+
; clock    ; -10.618 ; -45.161          ;
; count_en ; -2.144  ; -15.959          ;
; reset    ; -0.296  ; -0.666           ;
+----------+---------+------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+--------+------------------+
; Clock    ; Slack  ; End Point TNS    ;
+----------+--------+------------------+
; reset    ; -1.425 ; -10.778          ;
; count_en ; 0.356  ; 0.000            ;
; clock    ; 0.953  ; 0.000            ;
+----------+--------+------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width                                                                        ;
+--------+--------------+----------------+-------+------------------+----------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type             ; Clock    ; Clock Edge ; Target              ;
+--------+--------------+----------------+-------+------------------+----------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; krystal  ; Rise       ; krystal             ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; reset    ; Rise       ; reset               ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac1[0]~_emulated ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac1[1]~_emulated ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac1[2]~_emulated ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac1[3]~_emulated ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac2[0]~_emulated ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac2[1]~_emulated ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac2[2]~_emulated ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac2[3]~_emulated ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; clock               ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; count_en            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; delic2[0]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; delic2[1]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; delic2[2]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; delic2[3]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; delic2[4]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; delic2[5]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; delic2[6]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[0]            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[10]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[11]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[12]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[13]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[14]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[15]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[16]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[17]           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[1]            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[2]            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[3]            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[4]            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[5]            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[6]            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[7]            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[8]            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[9]            ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; state1.S0           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; state1.S1           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; state1.S2           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; state1.S3           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; state2.S0           ;
; -1.857 ; 1.000        ; 2.857          ; 0.000 ; Min Period       ; clock    ; Rise       ; state2.S1           ;
; -0.021 ; 0.053        ; 0.216          ; 0.142 ; High Pulse Width ; count_en ; Rise       ; citac1[0]~_emulated ;
; -0.021 ; 0.053        ; 0.216          ; 0.142 ; High Pulse Width ; count_en ; Rise       ; citac1[3]~_emulated ;
; -0.021 ; 0.053        ; 0.216          ; 0.142 ; High Pulse Width ; count_en ; Rise       ; citac2[1]~_emulated ;
; -0.021 ; 0.053        ; 0.216          ; 0.142 ; High Pulse Width ; count_en ; Rise       ; citac2[2]~_emulated ;
; -0.021 ; 0.053        ; 0.216          ; 0.142 ; High Pulse Width ; count_en ; Rise       ; citac2[3]~_emulated ;
; -0.020 ; 0.054        ; 0.216          ; 0.142 ; High Pulse Width ; count_en ; Rise       ; citac1[1]~_emulated ;
; -0.020 ; 0.054        ; 0.216          ; 0.142 ; High Pulse Width ; count_en ; Rise       ; citac1[2]~_emulated ;
; -0.019 ; 0.054        ; 0.216          ; 0.143 ; High Pulse Width ; count_en ; Rise       ; citac2[0]~_emulated ;
; 0.127  ; -0.084       ; 0.000          ; 0.211 ; Low Pulse Width  ; reset    ; Rise       ; citac1[3]~latch     ;
; 0.131  ; -0.092       ; 0.000          ; 0.223 ; Low Pulse Width  ; reset    ; Rise       ; citac1[1]~latch     ;
; 0.131  ; -0.093       ; 0.000          ; 0.224 ; Low Pulse Width  ; reset    ; Rise       ; citac1[2]~latch     ;
; 0.134  ; -0.087       ; 0.000          ; 0.221 ; Low Pulse Width  ; reset    ; Rise       ; citac2[0]~latch     ;
; 0.135  ; -0.087       ; 0.000          ; 0.222 ; Low Pulse Width  ; reset    ; Rise       ; citac1[0]~latch     ;
; 0.161  ; -0.057       ; 0.000          ; 0.218 ; Low Pulse Width  ; reset    ; Rise       ; citac2[1]~latch     ;
; 0.161  ; -0.057       ; 0.000          ; 0.218 ; Low Pulse Width  ; reset    ; Rise       ; citac2[2]~latch     ;
; 0.165  ; -0.051       ; 0.000          ; 0.216 ; Low Pulse Width  ; reset    ; Rise       ; citac2[3]~latch     ;
; 0.210  ; 0.308        ; 0.216          ; 0.118 ; High Pulse Width ; clock    ; Rise       ; state1.S0           ;
; 0.210  ; 0.308        ; 0.216          ; 0.118 ; High Pulse Width ; clock    ; Rise       ; state1.S1           ;
; 0.210  ; 0.308        ; 0.216          ; 0.118 ; High Pulse Width ; clock    ; Rise       ; state1.S2           ;
; 0.210  ; 0.308        ; 0.216          ; 0.118 ; High Pulse Width ; clock    ; Rise       ; state1.S3           ;
; 0.211  ; 0.308        ; 0.216          ; 0.119 ; High Pulse Width ; clock    ; Rise       ; count_en            ;
; 0.211  ; 0.308        ; 0.216          ; 0.119 ; High Pulse Width ; clock    ; Rise       ; delic2[0]           ;
; 0.211  ; 0.308        ; 0.216          ; 0.119 ; High Pulse Width ; clock    ; Rise       ; delic2[1]           ;
; 0.211  ; 0.308        ; 0.216          ; 0.119 ; High Pulse Width ; clock    ; Rise       ; delic2[2]           ;
; 0.211  ; 0.308        ; 0.216          ; 0.119 ; High Pulse Width ; clock    ; Rise       ; delic2[3]           ;
; 0.211  ; 0.308        ; 0.216          ; 0.119 ; High Pulse Width ; clock    ; Rise       ; delic2[4]           ;
; 0.211  ; 0.308        ; 0.216          ; 0.119 ; High Pulse Width ; clock    ; Rise       ; delic2[5]           ;
; 0.211  ; 0.308        ; 0.216          ; 0.119 ; High Pulse Width ; clock    ; Rise       ; delic2[6]           ;
; 0.212  ; 0.309        ; 0.216          ; 0.119 ; High Pulse Width ; clock    ; Rise       ; state2.S0           ;
; 0.235  ; 0.335        ; 0.184          ; 0.084 ; Low Pulse Width  ; krystal  ; Rise       ; clock               ;
; 0.235  ; 0.335        ; 0.184          ; 0.084 ; Low Pulse Width  ; krystal  ; Rise       ; delic[10]           ;
; 0.235  ; 0.335        ; 0.184          ; 0.084 ; Low Pulse Width  ; krystal  ; Rise       ; delic[11]           ;
; 0.235  ; 0.335        ; 0.184          ; 0.084 ; Low Pulse Width  ; krystal  ; Rise       ; delic[12]           ;
; 0.235  ; 0.335        ; 0.184          ; 0.084 ; Low Pulse Width  ; krystal  ; Rise       ; delic[13]           ;
; 0.235  ; 0.335        ; 0.184          ; 0.084 ; Low Pulse Width  ; krystal  ; Rise       ; delic[14]           ;
; 0.235  ; 0.335        ; 0.184          ; 0.084 ; Low Pulse Width  ; krystal  ; Rise       ; delic[15]           ;
; 0.235  ; 0.335        ; 0.184          ; 0.084 ; Low Pulse Width  ; krystal  ; Rise       ; delic[16]           ;
; 0.235  ; 0.335        ; 0.184          ; 0.084 ; Low Pulse Width  ; krystal  ; Rise       ; delic[17]           ;
; 0.235  ; 0.335        ; 0.184          ; 0.084 ; Low Pulse Width  ; krystal  ; Rise       ; delic[9]            ;
; 0.236  ; 0.336        ; 0.184          ; 0.084 ; Low Pulse Width  ; krystal  ; Rise       ; delic[0]            ;
; 0.236  ; 0.336        ; 0.184          ; 0.084 ; Low Pulse Width  ; krystal  ; Rise       ; delic[1]            ;
; 0.236  ; 0.336        ; 0.184          ; 0.084 ; Low Pulse Width  ; krystal  ; Rise       ; delic[2]            ;
; 0.236  ; 0.336        ; 0.184          ; 0.084 ; Low Pulse Width  ; krystal  ; Rise       ; delic[3]            ;
; 0.236  ; 0.336        ; 0.184          ; 0.084 ; Low Pulse Width  ; krystal  ; Rise       ; delic[4]            ;
; 0.236  ; 0.336        ; 0.184          ; 0.084 ; Low Pulse Width  ; krystal  ; Rise       ; delic[5]            ;
; 0.236  ; 0.336        ; 0.184          ; 0.084 ; Low Pulse Width  ; krystal  ; Rise       ; delic[6]            ;
; 0.236  ; 0.336        ; 0.184          ; 0.084 ; Low Pulse Width  ; krystal  ; Rise       ; delic[7]            ;
; 0.236  ; 0.336        ; 0.184          ; 0.084 ; Low Pulse Width  ; krystal  ; Rise       ; delic[8]            ;
; 0.285  ; 0.444        ; 0.216          ; 0.057 ; High Pulse Width ; clock    ; Rise       ; state2.S1           ;
; 0.315  ; 0.442        ; 0.184          ; 0.057 ; Low Pulse Width  ; clock    ; Rise       ; state2.S1           ;
; 0.362  ; 0.494        ; 0.216          ; 0.084 ; High Pulse Width ; krystal  ; Rise       ; delic[0]            ;
; 0.362  ; 0.494        ; 0.216          ; 0.084 ; High Pulse Width ; krystal  ; Rise       ; delic[1]            ;
; 0.362  ; 0.494        ; 0.216          ; 0.084 ; High Pulse Width ; krystal  ; Rise       ; delic[2]            ;
; 0.362  ; 0.494        ; 0.216          ; 0.084 ; High Pulse Width ; krystal  ; Rise       ; delic[3]            ;
; 0.362  ; 0.494        ; 0.216          ; 0.084 ; High Pulse Width ; krystal  ; Rise       ; delic[4]            ;
; 0.362  ; 0.494        ; 0.216          ; 0.084 ; High Pulse Width ; krystal  ; Rise       ; delic[5]            ;
; 0.362  ; 0.494        ; 0.216          ; 0.084 ; High Pulse Width ; krystal  ; Rise       ; delic[6]            ;
+--------+--------------+----------------+-------+------------------+----------+------------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; nastav    ; clock      ; 0.880  ; 1.126  ; Rise       ; clock           ;
; zap_vyp   ; clock      ; -0.059 ; 0.294  ; Rise       ; clock           ;
; dip_h[*]  ; count_en   ; 11.640 ; 11.903 ; Rise       ; count_en        ;
;  dip_h[0] ; count_en   ; 4.614  ; 4.652  ; Rise       ; count_en        ;
;  dip_h[1] ; count_en   ; 10.717 ; 11.470 ; Rise       ; count_en        ;
;  dip_h[2] ; count_en   ; 11.471 ; 11.903 ; Rise       ; count_en        ;
;  dip_h[3] ; count_en   ; 11.640 ; 11.342 ; Rise       ; count_en        ;
; dip_l[*]  ; count_en   ; 10.048 ; 10.435 ; Rise       ; count_en        ;
;  dip_l[0] ; count_en   ; 4.800  ; 4.710  ; Rise       ; count_en        ;
;  dip_l[1] ; count_en   ; 9.906  ; 10.435 ; Rise       ; count_en        ;
;  dip_l[2] ; count_en   ; 9.783  ; 10.358 ; Rise       ; count_en        ;
;  dip_l[3] ; count_en   ; 10.048 ; 10.121 ; Rise       ; count_en        ;
; reset     ; count_en   ; 9.787  ; 10.344 ; Rise       ; count_en        ;
; dip_h[*]  ; reset      ; 9.222  ; 9.363  ; Rise       ; reset           ;
;  dip_h[0] ; reset      ; 2.074  ; 2.234  ; Rise       ; reset           ;
;  dip_h[1] ; reset      ; 8.299  ; 8.930  ; Rise       ; reset           ;
;  dip_h[2] ; reset      ; 9.053  ; 9.363  ; Rise       ; reset           ;
;  dip_h[3] ; reset      ; 9.222  ; 8.802  ; Rise       ; reset           ;
; dip_l[*]  ; reset      ; 7.548  ; 7.707  ; Rise       ; reset           ;
;  dip_l[0] ; reset      ; 2.072  ; 2.210  ; Rise       ; reset           ;
;  dip_l[1] ; reset      ; 7.406  ; 7.707  ; Rise       ; reset           ;
;  dip_l[2] ; reset      ; 7.283  ; 7.630  ; Rise       ; reset           ;
;  dip_l[3] ; reset      ; 7.548  ; 7.393  ; Rise       ; reset           ;
; reset     ; reset      ; 7.247  ; 7.804  ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; nastav    ; clock      ; 0.644  ; 0.317  ; Rise       ; clock           ;
; zap_vyp   ; clock      ; 0.611  ; 0.298  ; Rise       ; clock           ;
; dip_h[*]  ; count_en   ; -2.524 ; -2.672 ; Rise       ; count_en        ;
;  dip_h[0] ; count_en   ; -2.524 ; -2.672 ; Rise       ; count_en        ;
;  dip_h[1] ; count_en   ; -3.119 ; -3.097 ; Rise       ; count_en        ;
;  dip_h[2] ; count_en   ; -3.074 ; -3.004 ; Rise       ; count_en        ;
;  dip_h[3] ; count_en   ; -4.511 ; -4.123 ; Rise       ; count_en        ;
; dip_l[*]  ; count_en   ; -2.428 ; -2.454 ; Rise       ; count_en        ;
;  dip_l[0] ; count_en   ; -2.428 ; -2.454 ; Rise       ; count_en        ;
;  dip_l[1] ; count_en   ; -2.988 ; -3.030 ; Rise       ; count_en        ;
;  dip_l[2] ; count_en   ; -2.718 ; -2.752 ; Rise       ; count_en        ;
;  dip_l[3] ; count_en   ; -3.399 ; -3.192 ; Rise       ; count_en        ;
; reset     ; count_en   ; -0.222 ; -0.923 ; Rise       ; count_en        ;
; dip_h[*]  ; reset      ; -0.616 ; -0.742 ; Rise       ; reset           ;
;  dip_h[0] ; reset      ; -0.616 ; -0.742 ; Rise       ; reset           ;
;  dip_h[1] ; reset      ; -0.936 ; -1.091 ; Rise       ; reset           ;
;  dip_h[2] ; reset      ; -0.908 ; -0.982 ; Rise       ; reset           ;
;  dip_h[3] ; reset      ; -1.335 ; -1.234 ; Rise       ; reset           ;
; dip_l[*]  ; reset      ; -0.550 ; -0.711 ; Rise       ; reset           ;
;  dip_l[0] ; reset      ; -0.617 ; -0.711 ; Rise       ; reset           ;
;  dip_l[1] ; reset      ; -0.636 ; -0.824 ; Rise       ; reset           ;
;  dip_l[2] ; reset      ; -0.550 ; -0.724 ; Rise       ; reset           ;
;  dip_l[3] ; reset      ; -0.900 ; -1.026 ; Rise       ; reset           ;
; reset     ; reset      ; 0.883  ; 0.382  ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; led_en       ; clock      ; 8.277  ; 8.803  ; Rise       ; clock           ;
; led_nastav   ; clock      ; 5.001  ; 5.257  ; Rise       ; clock           ;
; segment1[*]  ; clock      ; 14.423 ; 14.052 ; Rise       ; clock           ;
;  segment1[1] ; clock      ; 13.721 ; 13.849 ; Rise       ; clock           ;
;  segment1[2] ; clock      ; 13.718 ; 13.223 ; Rise       ; clock           ;
;  segment1[3] ; clock      ; 13.750 ; 13.268 ; Rise       ; clock           ;
;  segment1[4] ; clock      ; 14.078 ; 13.705 ; Rise       ; clock           ;
;  segment1[5] ; clock      ; 14.107 ; 13.824 ; Rise       ; clock           ;
;  segment1[6] ; clock      ; 14.078 ; 13.705 ; Rise       ; clock           ;
;  segment1[7] ; clock      ; 14.423 ; 14.052 ; Rise       ; clock           ;
; segment2[*]  ; clock      ; 18.410 ; 18.418 ; Rise       ; clock           ;
;  segment2[1] ; clock      ; 15.976 ; 16.097 ; Rise       ; clock           ;
;  segment2[2] ; clock      ; 16.578 ; 15.847 ; Rise       ; clock           ;
;  segment2[3] ; clock      ; 16.405 ; 15.650 ; Rise       ; clock           ;
;  segment2[4] ; clock      ; 16.302 ; 15.954 ; Rise       ; clock           ;
;  segment2[5] ; clock      ; 15.835 ; 15.790 ; Rise       ; clock           ;
;  segment2[6] ; clock      ; 16.079 ; 15.759 ; Rise       ; clock           ;
;  segment2[7] ; clock      ; 18.410 ; 18.418 ; Rise       ; clock           ;
; segment1[*]  ; count_en   ; 15.622 ; 15.251 ; Rise       ; count_en        ;
;  segment1[1] ; count_en   ; 14.920 ; 15.030 ; Rise       ; count_en        ;
;  segment1[2] ; count_en   ; 14.917 ; 14.404 ; Rise       ; count_en        ;
;  segment1[3] ; count_en   ; 14.949 ; 14.449 ; Rise       ; count_en        ;
;  segment1[4] ; count_en   ; 15.277 ; 14.904 ; Rise       ; count_en        ;
;  segment1[5] ; count_en   ; 15.288 ; 15.023 ; Rise       ; count_en        ;
;  segment1[6] ; count_en   ; 15.277 ; 14.904 ; Rise       ; count_en        ;
;  segment1[7] ; count_en   ; 15.622 ; 15.251 ; Rise       ; count_en        ;
; segment2[*]  ; count_en   ; 19.165 ; 19.173 ; Rise       ; count_en        ;
;  segment2[1] ; count_en   ; 16.731 ; 16.853 ; Rise       ; count_en        ;
;  segment2[2] ; count_en   ; 17.333 ; 16.603 ; Rise       ; count_en        ;
;  segment2[3] ; count_en   ; 17.160 ; 16.406 ; Rise       ; count_en        ;
;  segment2[4] ; count_en   ; 17.057 ; 16.709 ; Rise       ; count_en        ;
;  segment2[5] ; count_en   ; 16.591 ; 16.545 ; Rise       ; count_en        ;
;  segment2[6] ; count_en   ; 16.834 ; 16.514 ; Rise       ; count_en        ;
;  segment2[7] ; count_en   ; 19.165 ; 19.173 ; Rise       ; count_en        ;
; led_rst      ; reset      ; 4.340  ; 4.103  ; Rise       ; reset           ;
; segment1[*]  ; reset      ; 16.440 ; 16.069 ; Rise       ; reset           ;
;  segment1[1] ; reset      ; 15.738 ; 15.899 ; Rise       ; reset           ;
;  segment1[2] ; reset      ; 15.735 ; 15.273 ; Rise       ; reset           ;
;  segment1[3] ; reset      ; 15.767 ; 15.318 ; Rise       ; reset           ;
;  segment1[4] ; reset      ; 16.095 ; 15.722 ; Rise       ; reset           ;
;  segment1[5] ; reset      ; 16.157 ; 15.841 ; Rise       ; reset           ;
;  segment1[6] ; reset      ; 16.095 ; 15.722 ; Rise       ; reset           ;
;  segment1[7] ; reset      ; 16.440 ; 16.069 ; Rise       ; reset           ;
; segment2[*]  ; reset      ; 19.866 ; 19.874 ; Rise       ; reset           ;
;  segment2[1] ; reset      ; 17.432 ; 17.593 ; Rise       ; reset           ;
;  segment2[2] ; reset      ; 18.034 ; 17.343 ; Rise       ; reset           ;
;  segment2[3] ; reset      ; 17.861 ; 17.146 ; Rise       ; reset           ;
;  segment2[4] ; reset      ; 17.758 ; 17.410 ; Rise       ; reset           ;
;  segment2[5] ; reset      ; 17.331 ; 17.246 ; Rise       ; reset           ;
;  segment2[6] ; reset      ; 17.535 ; 17.215 ; Rise       ; reset           ;
;  segment2[7] ; reset      ; 19.866 ; 19.874 ; Rise       ; reset           ;
; led_rst      ; reset      ; 4.340  ; 4.103  ; Fall       ; reset           ;
; segment1[*]  ; reset      ; 14.902 ; 14.531 ; Fall       ; reset           ;
;  segment1[1] ; reset      ; 14.200 ; 14.328 ; Fall       ; reset           ;
;  segment1[2] ; reset      ; 14.197 ; 13.702 ; Fall       ; reset           ;
;  segment1[3] ; reset      ; 14.229 ; 13.747 ; Fall       ; reset           ;
;  segment1[4] ; reset      ; 14.557 ; 14.184 ; Fall       ; reset           ;
;  segment1[5] ; reset      ; 14.586 ; 14.303 ; Fall       ; reset           ;
;  segment1[6] ; reset      ; 14.557 ; 14.184 ; Fall       ; reset           ;
;  segment1[7] ; reset      ; 14.902 ; 14.531 ; Fall       ; reset           ;
; segment2[*]  ; reset      ; 18.889 ; 18.897 ; Fall       ; reset           ;
;  segment2[1] ; reset      ; 16.455 ; 16.576 ; Fall       ; reset           ;
;  segment2[2] ; reset      ; 17.057 ; 16.326 ; Fall       ; reset           ;
;  segment2[3] ; reset      ; 16.884 ; 16.129 ; Fall       ; reset           ;
;  segment2[4] ; reset      ; 16.781 ; 16.433 ; Fall       ; reset           ;
;  segment2[5] ; reset      ; 16.314 ; 16.269 ; Fall       ; reset           ;
;  segment2[6] ; reset      ; 16.558 ; 16.238 ; Fall       ; reset           ;
;  segment2[7] ; reset      ; 18.889 ; 18.897 ; Fall       ; reset           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; led_en       ; clock      ; 7.841  ; 8.356  ; Rise       ; clock           ;
; led_nastav   ; clock      ; 4.891  ; 5.138  ; Rise       ; clock           ;
; segment1[*]  ; clock      ; 8.006  ; 7.531  ; Rise       ; clock           ;
;  segment1[1] ; clock      ; 8.007  ; 8.135  ; Rise       ; clock           ;
;  segment1[2] ; clock      ; 8.006  ; 7.531  ; Rise       ; clock           ;
;  segment1[3] ; clock      ; 8.036  ; 7.575  ; Rise       ; clock           ;
;  segment1[4] ; clock      ; 8.195  ; 7.829  ; Rise       ; clock           ;
;  segment1[5] ; clock      ; 8.381  ; 8.105  ; Rise       ; clock           ;
;  segment1[6] ; clock      ; 8.197  ; 7.830  ; Rise       ; clock           ;
;  segment1[7] ; clock      ; 8.522  ; 8.158  ; Rise       ; clock           ;
; segment2[*]  ; clock      ; 7.673  ; 7.842  ; Rise       ; clock           ;
;  segment2[1] ; clock      ; 7.673  ; 8.306  ; Rise       ; clock           ;
;  segment2[2] ; clock      ; 8.298  ; 8.055  ; Rise       ; clock           ;
;  segment2[3] ; clock      ; 8.788  ; 8.341  ; Rise       ; clock           ;
;  segment2[4] ; clock      ; 8.027  ; 7.842  ; Rise       ; clock           ;
;  segment2[5] ; clock      ; 8.562  ; 8.220  ; Rise       ; clock           ;
;  segment2[6] ; clock      ; 8.497  ; 8.153  ; Rise       ; clock           ;
;  segment2[7] ; clock      ; 10.166 ; 10.325 ; Rise       ; clock           ;
; segment1[*]  ; count_en   ; 9.250  ; 8.910  ; Rise       ; count_en        ;
;  segment1[1] ; count_en   ; 9.254  ; 9.514  ; Rise       ; count_en        ;
;  segment1[2] ; count_en   ; 9.250  ; 8.910  ; Rise       ; count_en        ;
;  segment1[3] ; count_en   ; 9.448  ; 8.954  ; Rise       ; count_en        ;
;  segment1[4] ; count_en   ; 9.574  ; 9.208  ; Rise       ; count_en        ;
;  segment1[5] ; count_en   ; 9.760  ; 9.517  ; Rise       ; count_en        ;
;  segment1[6] ; count_en   ; 9.576  ; 9.209  ; Rise       ; count_en        ;
;  segment1[7] ; count_en   ; 9.901  ; 9.537  ; Rise       ; count_en        ;
; segment2[*]  ; count_en   ; 8.994  ; 8.990  ; Rise       ; count_en        ;
;  segment2[1] ; count_en   ; 8.994  ; 9.421  ; Rise       ; count_en        ;
;  segment2[2] ; count_en   ; 9.577  ; 9.377  ; Rise       ; count_en        ;
;  segment2[3] ; count_en   ; 9.746  ; 9.564  ; Rise       ; count_en        ;
;  segment2[4] ; count_en   ; 9.307  ; 8.990  ; Rise       ; count_en        ;
;  segment2[5] ; count_en   ; 9.782  ; 9.178  ; Rise       ; count_en        ;
;  segment2[6] ; count_en   ; 9.455  ; 9.126  ; Rise       ; count_en        ;
;  segment2[7] ; count_en   ; 11.444 ; 11.477 ; Rise       ; count_en        ;
; led_rst      ; reset      ; 4.306  ; 4.074  ; Rise       ; reset           ;
; segment1[*]  ; reset      ; 7.757  ; 7.179  ; Rise       ; reset           ;
;  segment1[1] ; reset      ; 7.761  ; 7.783  ; Rise       ; reset           ;
;  segment1[2] ; reset      ; 7.757  ; 7.179  ; Rise       ; reset           ;
;  segment1[3] ; reset      ; 8.009  ; 7.223  ; Rise       ; reset           ;
;  segment1[4] ; reset      ; 7.843  ; 7.477  ; Rise       ; reset           ;
;  segment1[5] ; reset      ; 8.029  ; 8.120  ; Rise       ; reset           ;
;  segment1[6] ; reset      ; 7.845  ; 7.478  ; Rise       ; reset           ;
;  segment1[7] ; reset      ; 8.170  ; 7.806  ; Rise       ; reset           ;
; segment2[*]  ; reset      ; 7.321  ; 7.531  ; Rise       ; reset           ;
;  segment2[1] ; reset      ; 7.321  ; 7.962  ; Rise       ; reset           ;
;  segment2[2] ; reset      ; 7.946  ; 7.922  ; Rise       ; reset           ;
;  segment2[3] ; reset      ; 8.285  ; 7.992  ; Rise       ; reset           ;
;  segment2[4] ; reset      ; 7.675  ; 7.531  ; Rise       ; reset           ;
;  segment2[5] ; reset      ; 8.213  ; 7.717  ; Rise       ; reset           ;
;  segment2[6] ; reset      ; 7.994  ; 7.665  ; Rise       ; reset           ;
;  segment2[7] ; reset      ; 9.814  ; 10.018 ; Rise       ; reset           ;
; led_rst      ; reset      ; 4.306  ; 4.074  ; Fall       ; reset           ;
; segment1[*]  ; reset      ; 7.757  ; 7.179  ; Fall       ; reset           ;
;  segment1[1] ; reset      ; 7.761  ; 7.783  ; Fall       ; reset           ;
;  segment1[2] ; reset      ; 7.757  ; 7.179  ; Fall       ; reset           ;
;  segment1[3] ; reset      ; 8.009  ; 7.223  ; Fall       ; reset           ;
;  segment1[4] ; reset      ; 7.843  ; 7.477  ; Fall       ; reset           ;
;  segment1[5] ; reset      ; 8.029  ; 8.120  ; Fall       ; reset           ;
;  segment1[6] ; reset      ; 7.845  ; 7.478  ; Fall       ; reset           ;
;  segment1[7] ; reset      ; 8.170  ; 7.806  ; Fall       ; reset           ;
; segment2[*]  ; reset      ; 7.321  ; 7.531  ; Fall       ; reset           ;
;  segment2[1] ; reset      ; 7.321  ; 7.962  ; Fall       ; reset           ;
;  segment2[2] ; reset      ; 7.946  ; 7.922  ; Fall       ; reset           ;
;  segment2[3] ; reset      ; 8.285  ; 7.992  ; Fall       ; reset           ;
;  segment2[4] ; reset      ; 7.675  ; 7.531  ; Fall       ; reset           ;
;  segment2[5] ; reset      ; 8.213  ; 7.717  ; Fall       ; reset           ;
;  segment2[6] ; reset      ; 7.994  ; 7.665  ; Fall       ; reset           ;
;  segment2[7] ; reset      ; 9.814  ; 10.018 ; Fall       ; reset           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; dip_h[0]   ; segment2[1] ; 10.725 ;        ;        ; 11.172 ;
; dip_h[0]   ; segment2[2] ; 11.327 ;        ;        ; 10.922 ;
; dip_h[0]   ; segment2[3] ; 11.154 ;        ;        ; 10.725 ;
; dip_h[0]   ; segment2[4] ; 11.051 ; 10.703 ; 11.022 ; 10.694 ;
; dip_h[0]   ; segment2[5] ;        ; 10.539 ; 10.910 ;        ;
; dip_h[0]   ; segment2[6] ; 10.828 ; 10.508 ; 10.873 ; 10.519 ;
; dip_h[0]   ; segment2[7] ; 13.159 ; 13.167 ; 13.135 ; 13.163 ;
; dip_h[1]   ; segment2[1] ; 14.935 ; 17.237 ; 17.581 ; 15.999 ;
; dip_h[1]   ; segment2[2] ; 15.043 ; 16.987 ; 18.183 ; 15.110 ;
; dip_h[1]   ; segment2[3] ; 16.388 ; 16.790 ; 18.010 ; 16.339 ;
; dip_h[1]   ; segment2[4] ; 17.087 ; 16.759 ; 17.907 ; 17.559 ;
; dip_h[1]   ; segment2[5] ; 16.975 ; 15.768 ; 16.526 ; 17.395 ;
; dip_h[1]   ; segment2[6] ; 16.938 ; 16.584 ; 17.684 ; 17.364 ;
; dip_h[1]   ; segment2[7] ; 19.200 ; 19.228 ; 20.015 ; 20.023 ;
; dip_h[2]   ; segment2[1] ; 15.759 ; 17.991 ; 18.014 ; 16.555 ;
; dip_h[2]   ; segment2[2] ; 16.367 ; 17.741 ; 18.616 ; 16.313 ;
; dip_h[2]   ; segment2[3] ; 15.458 ; 17.544 ; 18.443 ; 15.262 ;
; dip_h[2]   ; segment2[4] ; 17.841 ; 17.513 ; 18.340 ; 17.992 ;
; dip_h[2]   ; segment2[5] ; 17.729 ; 14.843 ; 15.447 ; 17.828 ;
; dip_h[2]   ; segment2[6] ; 17.692 ; 17.338 ; 18.117 ; 17.797 ;
; dip_h[2]   ; segment2[7] ; 19.954 ; 19.982 ; 20.448 ; 20.456 ;
; dip_h[3]   ; segment2[1] ; 16.059 ; 18.160 ; 17.453 ; 16.213 ;
; dip_h[3]   ; segment2[2] ; 16.661 ; 17.910 ; 18.055 ; 15.963 ;
; dip_h[3]   ; segment2[3] ; 16.682 ; 17.713 ; 17.882 ; 15.766 ;
; dip_h[3]   ; segment2[4] ; 18.010 ; 17.682 ; 17.779 ; 17.431 ;
; dip_h[3]   ; segment2[5] ; 17.898 ; 16.062 ; 15.951 ; 17.267 ;
; dip_h[3]   ; segment2[6] ; 17.861 ; 17.507 ; 17.556 ; 17.236 ;
; dip_h[3]   ; segment2[7] ; 20.123 ; 20.151 ; 19.887 ; 19.895 ;
; dip_l[0]   ; segment1[1] ; 10.034 ;        ;        ; 10.403 ;
; dip_l[0]   ; segment1[2] ; 10.031 ;        ;        ; 9.777  ;
; dip_l[0]   ; segment1[3] ; 10.063 ;        ;        ; 9.822  ;
; dip_l[0]   ; segment1[4] ; 10.391 ; 10.018 ; 10.466 ; 10.087 ;
; dip_l[0]   ; segment1[5] ;        ; 10.137 ; 10.661 ;        ;
; dip_l[0]   ; segment1[6] ; 10.391 ; 10.018 ; 10.468 ; 10.089 ;
; dip_l[0]   ; segment1[7] ; 10.736 ; 10.365 ; 10.807 ; 10.430 ;
; dip_l[1]   ; segment1[1] ; 14.295 ; 15.599 ; 15.669 ; 14.869 ;
; dip_l[1]   ; segment1[2] ; 13.511 ; 14.973 ; 15.666 ; 13.406 ;
; dip_l[1]   ; segment1[3] ; 14.326 ; 15.018 ; 15.698 ; 14.332 ;
; dip_l[1]   ; segment1[4] ; 15.662 ; 15.283 ; 16.026 ; 15.653 ;
; dip_l[1]   ; segment1[5] ; 15.857 ; 14.395 ; 15.129 ; 15.772 ;
; dip_l[1]   ; segment1[6] ; 15.664 ; 15.285 ; 16.026 ; 15.653 ;
; dip_l[1]   ; segment1[7] ; 16.003 ; 15.626 ; 16.371 ; 16.000 ;
; dip_l[2]   ; segment1[1] ; 14.500 ; 15.476 ; 15.592 ; 15.083 ;
; dip_l[2]   ; segment1[2] ; 14.552 ; 14.850 ; 15.589 ; 14.557 ;
; dip_l[2]   ; segment1[3] ; 13.308 ; 14.895 ; 15.621 ; 13.196 ;
; dip_l[2]   ; segment1[4] ; 15.539 ; 15.160 ; 15.949 ; 15.576 ;
; dip_l[2]   ; segment1[5] ; 15.734 ; 13.382 ; 14.035 ; 15.695 ;
; dip_l[2]   ; segment1[6] ; 15.541 ; 15.162 ; 15.949 ; 15.576 ;
; dip_l[2]   ; segment1[7] ; 15.880 ; 15.503 ; 16.294 ; 15.923 ;
; dip_l[3]   ; segment1[1] ; 14.437 ; 15.741 ; 15.355 ; 14.555 ;
; dip_l[3]   ; segment1[2] ; 14.025 ; 15.115 ; 15.352 ; 13.451 ;
; dip_l[3]   ; segment1[3] ; 14.468 ; 15.160 ; 15.384 ; 14.018 ;
; dip_l[3]   ; segment1[4] ; 15.804 ; 15.425 ; 15.712 ; 15.339 ;
; dip_l[3]   ; segment1[5] ; 15.999 ; 14.537 ; 14.815 ; 15.458 ;
; dip_l[3]   ; segment1[6] ; 15.806 ; 15.427 ; 15.712 ; 15.339 ;
; dip_l[3]   ; segment1[7] ; 16.145 ; 15.768 ; 16.057 ; 15.686 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; dip_h[0]   ; segment2[1] ; 10.360 ;        ;        ; 10.763 ;
; dip_h[0]   ; segment2[2] ; 10.905 ;        ;        ; 10.507 ;
; dip_h[0]   ; segment2[3] ; 10.697 ;        ;        ; 10.251 ;
; dip_h[0]   ; segment2[4] ; 10.640 ; 10.339 ; 10.620 ; 10.288 ;
; dip_h[0]   ; segment2[5] ;        ; 10.132 ; 10.472 ;        ;
; dip_h[0]   ; segment2[6] ; 10.402 ; 10.102 ; 10.438 ; 10.063 ;
; dip_h[0]   ; segment2[7] ; 12.810 ; 12.824 ; 12.759 ; 12.791 ;
; dip_h[1]   ; segment2[1] ; 10.474 ; 10.879 ; 10.467 ; 10.914 ;
; dip_h[1]   ; segment2[2] ; 11.021 ; 12.364 ; 12.861 ; 10.676 ;
; dip_h[1]   ; segment2[3] ; 13.423 ; 10.643 ; 11.039 ; 13.176 ;
; dip_h[1]   ; segment2[4] ; 10.758 ; 10.451 ; 10.784 ; 10.462 ;
; dip_h[1]   ; segment2[5] ; 10.861 ; 12.858 ; 13.397 ; 10.471 ;
; dip_h[1]   ; segment2[6] ; 10.794 ; 10.429 ; 10.748 ; 10.419 ;
; dip_h[1]   ; segment2[7] ; 13.591 ; 12.933 ; 12.917 ; 13.961 ;
; dip_h[2]   ; segment2[1] ; 10.217 ; 10.681 ; 10.182 ; 10.609 ;
; dip_h[2]   ; segment2[2] ; 13.490 ; 10.432 ; 10.765 ; 13.549 ;
; dip_h[2]   ; segment2[3] ; 11.557 ; 11.917 ; 12.464 ; 10.859 ;
; dip_h[2]   ; segment2[4] ; 10.570 ; 10.216 ; 10.495 ; 10.178 ;
; dip_h[2]   ; segment2[5] ; 12.138 ; 10.970 ; 11.075 ; 11.899 ;
; dip_h[2]   ; segment2[6] ; 11.242 ; 11.729 ; 12.169 ; 10.637 ;
; dip_h[2]   ; segment2[7] ; 12.706 ; 12.702 ; 12.632 ; 12.665 ;
; dip_h[3]   ; segment2[1] ; 13.305 ; 12.006 ; 11.162 ; 13.561 ;
; dip_h[3]   ; segment2[2] ; 13.888 ; 11.755 ; 11.787 ; 13.312 ;
; dip_h[3]   ; segment2[3] ; 14.055 ; 12.715 ; 13.039 ; 13.492 ;
; dip_h[3]   ; segment2[4] ; 13.084 ; 11.542 ; 11.516 ; 12.681 ;
; dip_h[3]   ; segment2[5] ; 12.936 ; 13.487 ; 13.710 ; 12.474 ;
; dip_h[3]   ; segment2[6] ; 12.902 ; 12.527 ; 12.744 ; 12.444 ;
; dip_h[3]   ; segment2[7] ; 15.223 ; 14.025 ; 13.655 ; 15.166 ;
; dip_l[0]   ; segment1[1] ; 9.697  ;        ;        ; 10.015 ;
; dip_l[0]   ; segment1[2] ; 9.696  ;        ;        ; 9.411  ;
; dip_l[0]   ; segment1[3] ; 9.726  ;        ;        ; 9.455  ;
; dip_l[0]   ; segment1[4] ; 10.042 ; 9.681  ; 10.075 ; 9.709  ;
; dip_l[0]   ; segment1[5] ;        ; 9.795  ; 10.261 ;        ;
; dip_l[0]   ; segment1[6] ; 10.042 ; 9.680  ; 10.077 ; 9.710  ;
; dip_l[0]   ; segment1[7] ; 10.374 ; 10.015 ; 10.402 ; 10.038 ;
; dip_l[1]   ; segment1[1] ; 10.369 ; 10.636 ; 10.424 ; 10.707 ;
; dip_l[1]   ; segment1[2] ; 10.365 ; 10.704 ; 11.194 ; 10.119 ;
; dip_l[1]   ; segment1[3] ; 12.835 ; 10.143 ; 10.496 ; 12.619 ;
; dip_l[1]   ; segment1[4] ; 10.703 ; 10.366 ; 10.770 ; 10.409 ;
; dip_l[1]   ; segment1[5] ; 10.930 ; 12.904 ; 13.425 ; 10.607 ;
; dip_l[1]   ; segment1[6] ; 10.714 ; 10.353 ; 10.770 ; 10.451 ;
; dip_l[1]   ; segment1[7] ; 11.695 ; 10.707 ; 11.105 ; 11.513 ;
; dip_l[2]   ; segment1[1] ; 10.161 ; 10.443 ; 10.244 ; 10.493 ;
; dip_l[2]   ; segment1[2] ; 12.062 ; 9.849  ; 10.204 ; 12.051 ;
; dip_l[2]   ; segment1[3] ; 10.189 ; 10.853 ; 11.289 ; 9.976  ;
; dip_l[2]   ; segment1[4] ; 10.501 ; 10.145 ; 10.555 ; 10.232 ;
; dip_l[2]   ; segment1[5] ; 11.659 ; 10.256 ; 10.741 ; 11.358 ;
; dip_l[2]   ; segment1[6] ; 10.502 ; 11.108 ; 11.605 ; 10.232 ;
; dip_l[2]   ; segment1[7] ; 10.836 ; 10.480 ; 10.881 ; 10.560 ;
; dip_l[3]   ; segment1[1] ; 12.023 ; 10.932 ; 10.457 ; 12.247 ;
; dip_l[3]   ; segment1[2] ; 11.983 ; 10.381 ; 10.453 ; 11.653 ;
; dip_l[3]   ; segment1[3] ; 12.443 ; 10.847 ; 11.204 ; 12.090 ;
; dip_l[3]   ; segment1[4] ; 11.467 ; 10.674 ; 10.797 ; 11.159 ;
; dip_l[3]   ; segment1[5] ; 11.653 ; 12.554 ; 12.877 ; 11.273 ;
; dip_l[3]   ; segment1[6] ; 11.469 ; 11.102 ; 11.520 ; 11.158 ;
; dip_l[3]   ; segment1[7] ; 11.794 ; 11.009 ; 11.127 ; 11.493 ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; count_en ; -4.515 ; -34.526        ;
; reset    ; -3.179 ; -21.543        ;
; krystal  ; -0.679 ; -4.185         ;
; clock    ; -0.550 ; -0.991         ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; reset    ; -0.507 ; -2.466        ;
; krystal  ; -0.155 ; -0.155        ;
; clock    ; 0.187  ; 0.000         ;
; count_en ; 0.233  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; clock    ; -4.573 ; -19.618           ;
; count_en ; -0.938 ; -7.029            ;
; reset    ; -0.025 ; -0.025            ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+--------+------------------+
; Clock    ; Slack  ; End Point TNS    ;
+----------+--------+------------------+
; reset    ; -0.719 ; -5.406           ;
; count_en ; 0.200  ; 0.000            ;
; clock    ; 0.505  ; 0.000            ;
+----------+--------+------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width                                                                        ;
+--------+--------------+----------------+-------+------------------+----------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type             ; Clock    ; Clock Edge ; Target              ;
+--------+--------------+----------------+-------+------------------+----------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; krystal  ; Rise       ; krystal             ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; reset    ; Rise       ; reset               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac1[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac1[1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac1[2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac1[3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac2[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac2[1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac2[2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; count_en ; Rise       ; citac2[3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; krystal  ; Rise       ; clock               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; clock    ; Rise       ; count_en            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; clock    ; Rise       ; delic2[0]           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; clock    ; Rise       ; delic2[1]           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; clock    ; Rise       ; delic2[2]           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; clock    ; Rise       ; delic2[3]           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; clock    ; Rise       ; delic2[4]           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; clock    ; Rise       ; delic2[5]           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; clock    ; Rise       ; delic2[6]           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[0]            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[10]           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[11]           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[12]           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[13]           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[14]           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[15]           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[16]           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[17]           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[1]            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[2]            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[3]            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[4]            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[5]            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[6]            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[7]            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[8]            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; krystal  ; Rise       ; delic[9]            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; clock    ; Rise       ; state1.S0           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; clock    ; Rise       ; state1.S1           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; clock    ; Rise       ; state1.S2           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; clock    ; Rise       ; state1.S3           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; clock    ; Rise       ; state2.S0           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; clock    ; Rise       ; state2.S1           ;
; -0.238 ; -0.098       ; 0.184          ; 0.044 ; Low Pulse Width  ; krystal  ; Rise       ; clock               ;
; -0.238 ; -0.099       ; 0.184          ; 0.045 ; Low Pulse Width  ; krystal  ; Rise       ; delic[0]            ;
; -0.238 ; -0.098       ; 0.184          ; 0.044 ; Low Pulse Width  ; krystal  ; Rise       ; delic[10]           ;
; -0.238 ; -0.098       ; 0.184          ; 0.044 ; Low Pulse Width  ; krystal  ; Rise       ; delic[11]           ;
; -0.238 ; -0.098       ; 0.184          ; 0.044 ; Low Pulse Width  ; krystal  ; Rise       ; delic[12]           ;
; -0.238 ; -0.098       ; 0.184          ; 0.044 ; Low Pulse Width  ; krystal  ; Rise       ; delic[13]           ;
; -0.238 ; -0.098       ; 0.184          ; 0.044 ; Low Pulse Width  ; krystal  ; Rise       ; delic[14]           ;
; -0.238 ; -0.098       ; 0.184          ; 0.044 ; Low Pulse Width  ; krystal  ; Rise       ; delic[15]           ;
; -0.238 ; -0.098       ; 0.184          ; 0.044 ; Low Pulse Width  ; krystal  ; Rise       ; delic[16]           ;
; -0.238 ; -0.098       ; 0.184          ; 0.044 ; Low Pulse Width  ; krystal  ; Rise       ; delic[17]           ;
; -0.238 ; -0.099       ; 0.184          ; 0.045 ; Low Pulse Width  ; krystal  ; Rise       ; delic[1]            ;
; -0.238 ; -0.099       ; 0.184          ; 0.045 ; Low Pulse Width  ; krystal  ; Rise       ; delic[2]            ;
; -0.238 ; -0.099       ; 0.184          ; 0.045 ; Low Pulse Width  ; krystal  ; Rise       ; delic[3]            ;
; -0.238 ; -0.099       ; 0.184          ; 0.045 ; Low Pulse Width  ; krystal  ; Rise       ; delic[4]            ;
; -0.238 ; -0.099       ; 0.184          ; 0.045 ; Low Pulse Width  ; krystal  ; Rise       ; delic[5]            ;
; -0.238 ; -0.099       ; 0.184          ; 0.045 ; Low Pulse Width  ; krystal  ; Rise       ; delic[6]            ;
; -0.238 ; -0.099       ; 0.184          ; 0.045 ; Low Pulse Width  ; krystal  ; Rise       ; delic[7]            ;
; -0.238 ; -0.099       ; 0.184          ; 0.045 ; Low Pulse Width  ; krystal  ; Rise       ; delic[8]            ;
; -0.238 ; -0.098       ; 0.184          ; 0.044 ; Low Pulse Width  ; krystal  ; Rise       ; delic[9]            ;
; 0.057  ; -0.046       ; 0.000          ; 0.103 ; Low Pulse Width  ; reset    ; Rise       ; citac1[3]~latch     ;
; 0.066  ; -0.041       ; 0.000          ; 0.107 ; Low Pulse Width  ; reset    ; Rise       ; citac1[1]~latch     ;
; 0.067  ; -0.040       ; 0.000          ; 0.107 ; Low Pulse Width  ; reset    ; Rise       ; citac1[2]~latch     ;
; 0.068  ; -0.037       ; 0.000          ; 0.105 ; Low Pulse Width  ; reset    ; Rise       ; citac2[3]~latch     ;
; 0.070  ; -0.036       ; 0.000          ; 0.106 ; Low Pulse Width  ; reset    ; Rise       ; citac2[0]~latch     ;
; 0.070  ; -0.035       ; 0.000          ; 0.105 ; Low Pulse Width  ; reset    ; Rise       ; citac2[1]~latch     ;
; 0.070  ; -0.035       ; 0.000          ; 0.105 ; Low Pulse Width  ; reset    ; Rise       ; citac2[2]~latch     ;
; 0.071  ; -0.036       ; 0.000          ; 0.107 ; Low Pulse Width  ; reset    ; Rise       ; citac1[0]~latch     ;
; 0.217  ; 0.329        ; 0.184          ; 0.072 ; Low Pulse Width  ; count_en ; Rise       ; citac1[0]~_emulated ;
; 0.217  ; 0.329        ; 0.184          ; 0.072 ; Low Pulse Width  ; count_en ; Rise       ; citac1[1]~_emulated ;
; 0.217  ; 0.329        ; 0.184          ; 0.072 ; Low Pulse Width  ; count_en ; Rise       ; citac1[2]~_emulated ;
; 0.217  ; 0.329        ; 0.184          ; 0.072 ; Low Pulse Width  ; count_en ; Rise       ; citac1[3]~_emulated ;
; 0.217  ; 0.328        ; 0.184          ; 0.073 ; Low Pulse Width  ; count_en ; Rise       ; citac2[0]~_emulated ;
; 0.217  ; 0.329        ; 0.184          ; 0.072 ; Low Pulse Width  ; count_en ; Rise       ; citac2[1]~_emulated ;
; 0.217  ; 0.329        ; 0.184          ; 0.072 ; Low Pulse Width  ; count_en ; Rise       ; citac2[2]~_emulated ;
; 0.217  ; 0.328        ; 0.184          ; 0.073 ; Low Pulse Width  ; count_en ; Rise       ; citac2[3]~_emulated ;
; 0.234  ; 0.359        ; 0.184          ; 0.059 ; Low Pulse Width  ; clock    ; Rise       ; count_en            ;
; 0.234  ; 0.359        ; 0.184          ; 0.059 ; Low Pulse Width  ; clock    ; Rise       ; delic2[0]           ;
; 0.234  ; 0.359        ; 0.184          ; 0.059 ; Low Pulse Width  ; clock    ; Rise       ; delic2[1]           ;
; 0.234  ; 0.359        ; 0.184          ; 0.059 ; Low Pulse Width  ; clock    ; Rise       ; delic2[2]           ;
; 0.234  ; 0.359        ; 0.184          ; 0.059 ; Low Pulse Width  ; clock    ; Rise       ; delic2[3]           ;
; 0.234  ; 0.359        ; 0.184          ; 0.059 ; Low Pulse Width  ; clock    ; Rise       ; delic2[4]           ;
; 0.234  ; 0.359        ; 0.184          ; 0.059 ; Low Pulse Width  ; clock    ; Rise       ; delic2[5]           ;
; 0.234  ; 0.359        ; 0.184          ; 0.059 ; Low Pulse Width  ; clock    ; Rise       ; delic2[6]           ;
; 0.234  ; 0.359        ; 0.184          ; 0.059 ; Low Pulse Width  ; clock    ; Rise       ; state1.S0           ;
; 0.234  ; 0.359        ; 0.184          ; 0.059 ; Low Pulse Width  ; clock    ; Rise       ; state1.S1           ;
; 0.234  ; 0.359        ; 0.184          ; 0.059 ; Low Pulse Width  ; clock    ; Rise       ; state1.S2           ;
; 0.234  ; 0.359        ; 0.184          ; 0.059 ; Low Pulse Width  ; clock    ; Rise       ; state1.S3           ;
; 0.235  ; 0.359        ; 0.184          ; 0.060 ; Low Pulse Width  ; clock    ; Rise       ; state2.S0           ;
; 0.278  ; 0.434        ; 0.184          ; 0.028 ; Low Pulse Width  ; clock    ; Rise       ; state2.S1           ;
; 0.319  ; 0.507        ; 0.216          ; 0.028 ; High Pulse Width ; clock    ; Rise       ; state2.S1           ;
; 0.360  ; 0.517        ; 0.216          ; 0.059 ; High Pulse Width ; clock    ; Rise       ; count_en            ;
; 0.360  ; 0.517        ; 0.216          ; 0.059 ; High Pulse Width ; clock    ; Rise       ; delic2[0]           ;
; 0.360  ; 0.517        ; 0.216          ; 0.059 ; High Pulse Width ; clock    ; Rise       ; delic2[1]           ;
; 0.360  ; 0.517        ; 0.216          ; 0.059 ; High Pulse Width ; clock    ; Rise       ; delic2[2]           ;
; 0.360  ; 0.517        ; 0.216          ; 0.059 ; High Pulse Width ; clock    ; Rise       ; delic2[3]           ;
; 0.360  ; 0.517        ; 0.216          ; 0.059 ; High Pulse Width ; clock    ; Rise       ; delic2[4]           ;
; 0.360  ; 0.517        ; 0.216          ; 0.059 ; High Pulse Width ; clock    ; Rise       ; delic2[5]           ;
+--------+--------------+----------------+-------+------------------+----------+------------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; nastav    ; clock      ; 0.344  ; 0.874 ; Rise       ; clock           ;
; zap_vyp   ; clock      ; -0.095 ; 0.409 ; Rise       ; clock           ;
; dip_h[*]  ; count_en   ; 5.534  ; 6.261 ; Rise       ; count_en        ;
;  dip_h[0] ; count_en   ; 2.172  ; 3.138 ; Rise       ; count_en        ;
;  dip_h[1] ; count_en   ; 5.298  ; 6.010 ; Rise       ; count_en        ;
;  dip_h[2] ; count_en   ; 5.534  ; 6.261 ; Rise       ; count_en        ;
;  dip_h[3] ; count_en   ; 5.333  ; 6.233 ; Rise       ; count_en        ;
; dip_l[*]  ; count_en   ; 4.783  ; 5.597 ; Rise       ; count_en        ;
;  dip_l[0] ; count_en   ; 2.207  ; 3.201 ; Rise       ; count_en        ;
;  dip_l[1] ; count_en   ; 4.783  ; 5.597 ; Rise       ; count_en        ;
;  dip_l[2] ; count_en   ; 4.760  ; 5.521 ; Rise       ; count_en        ;
;  dip_l[3] ; count_en   ; 4.724  ; 5.528 ; Rise       ; count_en        ;
; reset     ; count_en   ; 4.582  ; 5.015 ; Rise       ; count_en        ;
; dip_h[*]  ; reset      ; 4.198  ; 5.000 ; Rise       ; reset           ;
;  dip_h[0] ; reset      ; 0.949  ; 1.802 ; Rise       ; reset           ;
;  dip_h[1] ; reset      ; 3.962  ; 4.787 ; Rise       ; reset           ;
;  dip_h[2] ; reset      ; 4.198  ; 5.000 ; Rise       ; reset           ;
;  dip_h[3] ; reset      ; 3.997  ; 4.972 ; Rise       ; reset           ;
; dip_l[*]  ; reset      ; 3.374  ; 4.319 ; Rise       ; reset           ;
;  dip_l[0] ; reset      ; 0.929  ; 1.792 ; Rise       ; reset           ;
;  dip_l[1] ; reset      ; 3.374  ; 4.319 ; Rise       ; reset           ;
;  dip_l[2] ; reset      ; 3.351  ; 4.243 ; Rise       ; reset           ;
;  dip_l[3] ; reset      ; 3.315  ; 4.250 ; Rise       ; reset           ;
; reset     ; reset      ; 3.246  ; 3.679 ; Rise       ; reset           ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; nastav    ; clock      ; 0.411  ; -0.106 ; Rise       ; clock           ;
; zap_vyp   ; clock      ; 0.350  ; -0.128 ; Rise       ; clock           ;
; dip_h[*]  ; count_en   ; -1.296 ; -2.120 ; Rise       ; count_en        ;
;  dip_h[0] ; count_en   ; -1.296 ; -2.120 ; Rise       ; count_en        ;
;  dip_h[1] ; count_en   ; -1.493 ; -2.383 ; Rise       ; count_en        ;
;  dip_h[2] ; count_en   ; -1.453 ; -2.353 ; Rise       ; count_en        ;
;  dip_h[3] ; count_en   ; -2.008 ; -2.961 ; Rise       ; count_en        ;
; dip_l[*]  ; count_en   ; -1.199 ; -2.079 ; Rise       ; count_en        ;
;  dip_l[0] ; count_en   ; -1.199 ; -2.079 ; Rise       ; count_en        ;
;  dip_l[1] ; count_en   ; -1.429 ; -2.336 ; Rise       ; count_en        ;
;  dip_l[2] ; count_en   ; -1.304 ; -2.181 ; Rise       ; count_en        ;
;  dip_l[3] ; count_en   ; -1.551 ; -2.456 ; Rise       ; count_en        ;
; reset     ; count_en   ; -0.233 ; -0.630 ; Rise       ; count_en        ;
; dip_h[*]  ; reset      ; -0.259 ; -1.082 ; Rise       ; reset           ;
;  dip_h[0] ; reset      ; -0.259 ; -1.082 ; Rise       ; reset           ;
;  dip_h[1] ; reset      ; -0.418 ; -1.271 ; Rise       ; reset           ;
;  dip_h[2] ; reset      ; -0.382 ; -1.219 ; Rise       ; reset           ;
;  dip_h[3] ; reset      ; -0.506 ; -1.361 ; Rise       ; reset           ;
; dip_l[*]  ; reset      ; -0.214 ; -1.063 ; Rise       ; reset           ;
;  dip_l[0] ; reset      ; -0.240 ; -1.075 ; Rise       ; reset           ;
;  dip_l[1] ; reset      ; -0.263 ; -1.120 ; Rise       ; reset           ;
;  dip_l[2] ; reset      ; -0.214 ; -1.063 ; Rise       ; reset           ;
;  dip_l[3] ; reset      ; -0.394 ; -1.235 ; Rise       ; reset           ;
; reset     ; reset      ; 0.507  ; 0.072  ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+--------------+------------+-------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+--------+------------+-----------------+
; led_en       ; clock      ; 4.442 ; 4.180  ; Rise       ; clock           ;
; led_nastav   ; clock      ; 2.765 ; 2.600  ; Rise       ; clock           ;
; segment1[*]  ; clock      ; 6.783 ; 6.870  ; Rise       ; clock           ;
;  segment1[1] ; clock      ; 6.682 ; 6.611  ; Rise       ; clock           ;
;  segment1[2] ; clock      ; 6.445 ; 6.497  ; Rise       ; clock           ;
;  segment1[3] ; clock      ; 6.453 ; 6.516  ; Rise       ; clock           ;
;  segment1[4] ; clock      ; 6.587 ; 6.656  ; Rise       ; clock           ;
;  segment1[5] ; clock      ; 6.643 ; 6.718  ; Rise       ; clock           ;
;  segment1[6] ; clock      ; 6.597 ; 6.673  ; Rise       ; clock           ;
;  segment1[7] ; clock      ; 6.783 ; 6.870  ; Rise       ; clock           ;
; segment2[*]  ; clock      ; 9.133 ; 9.482  ; Rise       ; clock           ;
;  segment2[1] ; clock      ; 7.631 ; 7.655  ; Rise       ; clock           ;
;  segment2[2] ; clock      ; 7.649 ; 7.856  ; Rise       ; clock           ;
;  segment2[3] ; clock      ; 7.511 ; 7.714  ; Rise       ; clock           ;
;  segment2[4] ; clock      ; 7.631 ; 7.727  ; Rise       ; clock           ;
;  segment2[5] ; clock      ; 7.570 ; 7.518  ; Rise       ; clock           ;
;  segment2[6] ; clock      ; 7.526 ; 7.617  ; Rise       ; clock           ;
;  segment2[7] ; clock      ; 9.133 ; 9.482  ; Rise       ; clock           ;
; segment1[*]  ; count_en   ; 7.343 ; 7.436  ; Rise       ; count_en        ;
;  segment1[1] ; count_en   ; 7.248 ; 7.132  ; Rise       ; count_en        ;
;  segment1[2] ; count_en   ; 7.011 ; 7.018  ; Rise       ; count_en        ;
;  segment1[3] ; count_en   ; 7.019 ; 7.037  ; Rise       ; count_en        ;
;  segment1[4] ; count_en   ; 7.152 ; 7.222  ; Rise       ; count_en        ;
;  segment1[5] ; count_en   ; 7.164 ; 7.284  ; Rise       ; count_en        ;
;  segment1[6] ; count_en   ; 7.161 ; 7.239  ; Rise       ; count_en        ;
;  segment1[7] ; count_en   ; 7.343 ; 7.436  ; Rise       ; count_en        ;
; segment2[*]  ; count_en   ; 9.473 ; 9.822  ; Rise       ; count_en        ;
;  segment2[1] ; count_en   ; 7.984 ; 7.995  ; Rise       ; count_en        ;
;  segment2[2] ; count_en   ; 8.002 ; 8.196  ; Rise       ; count_en        ;
;  segment2[3] ; count_en   ; 7.864 ; 8.054  ; Rise       ; count_en        ;
;  segment2[4] ; count_en   ; 7.971 ; 8.067  ; Rise       ; count_en        ;
;  segment2[5] ; count_en   ; 7.910 ; 7.871  ; Rise       ; count_en        ;
;  segment2[6] ; count_en   ; 7.866 ; 7.957  ; Rise       ; count_en        ;
;  segment2[7] ; count_en   ; 9.473 ; 9.822  ; Rise       ; count_en        ;
; led_rst      ; reset      ; 2.701 ; 2.109  ; Rise       ; reset           ;
; segment1[*]  ; reset      ; 7.880 ; 7.973  ; Rise       ; reset           ;
;  segment1[1] ; reset      ; 7.785 ; 7.687  ; Rise       ; reset           ;
;  segment1[2] ; reset      ; 7.548 ; 7.573  ; Rise       ; reset           ;
;  segment1[3] ; reset      ; 7.556 ; 7.592  ; Rise       ; reset           ;
;  segment1[4] ; reset      ; 7.689 ; 7.759  ; Rise       ; reset           ;
;  segment1[5] ; reset      ; 7.719 ; 7.821  ; Rise       ; reset           ;
;  segment1[6] ; reset      ; 7.698 ; 7.776  ; Rise       ; reset           ;
;  segment1[7] ; reset      ; 7.880 ; 7.973  ; Rise       ; reset           ;
; segment2[*]  ; reset      ; 9.964 ; 10.313 ; Rise       ; reset           ;
;  segment2[1] ; reset      ; 8.452 ; 8.486  ; Rise       ; reset           ;
;  segment2[2] ; reset      ; 8.470 ; 8.687  ; Rise       ; reset           ;
;  segment2[3] ; reset      ; 8.332 ; 8.545  ; Rise       ; reset           ;
;  segment2[4] ; reset      ; 8.462 ; 8.558  ; Rise       ; reset           ;
;  segment2[5] ; reset      ; 8.401 ; 8.339  ; Rise       ; reset           ;
;  segment2[6] ; reset      ; 8.357 ; 8.448  ; Rise       ; reset           ;
;  segment2[7] ; reset      ; 9.964 ; 10.313 ; Rise       ; reset           ;
; led_rst      ; reset      ; 2.701 ; 2.109  ; Fall       ; reset           ;
; segment1[*]  ; reset      ; 7.251 ; 7.344  ; Fall       ; reset           ;
;  segment1[1] ; reset      ; 7.156 ; 7.078  ; Fall       ; reset           ;
;  segment1[2] ; reset      ; 6.919 ; 6.964  ; Fall       ; reset           ;
;  segment1[3] ; reset      ; 6.927 ; 6.983  ; Fall       ; reset           ;
;  segment1[4] ; reset      ; 7.060 ; 7.130  ; Fall       ; reset           ;
;  segment1[5] ; reset      ; 7.110 ; 7.192  ; Fall       ; reset           ;
;  segment1[6] ; reset      ; 7.069 ; 7.147  ; Fall       ; reset           ;
;  segment1[7] ; reset      ; 7.251 ; 7.344  ; Fall       ; reset           ;
; segment2[*]  ; reset      ; 9.624 ; 9.973  ; Fall       ; reset           ;
;  segment2[1] ; reset      ; 8.103 ; 8.146  ; Fall       ; reset           ;
;  segment2[2] ; reset      ; 8.121 ; 8.347  ; Fall       ; reset           ;
;  segment2[3] ; reset      ; 7.983 ; 8.205  ; Fall       ; reset           ;
;  segment2[4] ; reset      ; 8.122 ; 8.218  ; Fall       ; reset           ;
;  segment2[5] ; reset      ; 8.061 ; 7.990  ; Fall       ; reset           ;
;  segment2[6] ; reset      ; 8.017 ; 8.108  ; Fall       ; reset           ;
;  segment2[7] ; reset      ; 9.624 ; 9.973  ; Fall       ; reset           ;
+--------------+------------+-------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; led_en       ; clock      ; 4.234 ; 3.989 ; Rise       ; clock           ;
; led_nastav   ; clock      ; 2.708 ; 2.547 ; Rise       ; clock           ;
; segment1[*]  ; clock      ; 3.798 ; 3.930 ; Rise       ; clock           ;
;  segment1[1] ; clock      ; 4.026 ; 4.038 ; Rise       ; clock           ;
;  segment1[2] ; clock      ; 3.798 ; 3.930 ; Rise       ; clock           ;
;  segment1[3] ; clock      ; 3.805 ; 3.948 ; Rise       ; clock           ;
;  segment1[4] ; clock      ; 3.932 ; 4.000 ; Rise       ; clock           ;
;  segment1[5] ; clock      ; 4.069 ; 4.060 ; Rise       ; clock           ;
;  segment1[6] ; clock      ; 3.941 ; 4.017 ; Rise       ; clock           ;
;  segment1[7] ; clock      ; 4.115 ; 4.206 ; Rise       ; clock           ;
; segment2[*]  ; clock      ; 3.938 ; 3.870 ; Rise       ; clock           ;
;  segment2[1] ; clock      ; 4.028 ; 3.870 ; Rise       ; clock           ;
;  segment2[2] ; clock      ; 4.063 ; 4.080 ; Rise       ; clock           ;
;  segment2[3] ; clock      ; 4.184 ; 4.285 ; Rise       ; clock           ;
;  segment2[4] ; clock      ; 3.938 ; 3.959 ; Rise       ; clock           ;
;  segment2[5] ; clock      ; 4.154 ; 4.205 ; Rise       ; clock           ;
;  segment2[6] ; clock      ; 4.075 ; 4.177 ; Rise       ; clock           ;
;  segment2[7] ; clock      ; 5.448 ; 5.725 ; Rise       ; clock           ;
; segment1[*]  ; count_en   ; 4.403 ; 4.477 ; Rise       ; count_en        ;
;  segment1[1] ; count_en   ; 4.631 ; 4.567 ; Rise       ; count_en        ;
;  segment1[2] ; count_en   ; 4.403 ; 4.477 ; Rise       ; count_en        ;
;  segment1[3] ; count_en   ; 4.410 ; 4.524 ; Rise       ; count_en        ;
;  segment1[4] ; count_en   ; 4.537 ; 4.605 ; Rise       ; count_en        ;
;  segment1[5] ; count_en   ; 4.645 ; 4.665 ; Rise       ; count_en        ;
;  segment1[6] ; count_en   ; 4.546 ; 4.622 ; Rise       ; count_en        ;
;  segment1[7] ; count_en   ; 4.720 ; 4.811 ; Rise       ; count_en        ;
; segment2[*]  ; count_en   ; 4.439 ; 4.439 ; Rise       ; count_en        ;
;  segment2[1] ; count_en   ; 4.529 ; 4.439 ; Rise       ; count_en        ;
;  segment2[2] ; count_en   ; 4.609 ; 4.645 ; Rise       ; count_en        ;
;  segment2[3] ; count_en   ; 4.662 ; 4.699 ; Rise       ; count_en        ;
;  segment2[4] ; count_en   ; 4.439 ; 4.524 ; Rise       ; count_en        ;
;  segment2[5] ; count_en   ; 4.568 ; 4.695 ; Rise       ; count_en        ;
;  segment2[6] ; count_en   ; 4.505 ; 4.591 ; Rise       ; count_en        ;
;  segment2[7] ; count_en   ; 5.949 ; 6.289 ; Rise       ; count_en        ;
; led_rst      ; reset      ; 2.687 ; 2.093 ; Rise       ; reset           ;
; segment1[*]  ; reset      ; 3.859 ; 3.792 ; Rise       ; reset           ;
;  segment1[1] ; reset      ; 4.077 ; 3.900 ; Rise       ; reset           ;
;  segment1[2] ; reset      ; 3.859 ; 3.792 ; Rise       ; reset           ;
;  segment1[3] ; reset      ; 4.013 ; 3.810 ; Rise       ; reset           ;
;  segment1[4] ; reset      ; 3.877 ; 3.938 ; Rise       ; reset           ;
;  segment1[5] ; reset      ; 3.931 ; 4.268 ; Rise       ; reset           ;
;  segment1[6] ; reset      ; 3.887 ; 3.956 ; Rise       ; reset           ;
;  segment1[7] ; reset      ; 4.065 ; 4.149 ; Rise       ; reset           ;
; segment2[*]  ; reset      ; 3.812 ; 3.887 ; Rise       ; reset           ;
;  segment2[1] ; reset      ; 3.902 ; 3.887 ; Rise       ; reset           ;
;  segment2[2] ; reset      ; 3.937 ; 4.195 ; Rise       ; reset           ;
;  segment2[3] ; reset      ; 4.062 ; 4.229 ; Rise       ; reset           ;
;  segment2[4] ; reset      ; 3.812 ; 3.989 ; Rise       ; reset           ;
;  segment2[5] ; reset      ; 4.104 ; 4.095 ; Rise       ; reset           ;
;  segment2[6] ; reset      ; 3.955 ; 4.061 ; Rise       ; reset           ;
;  segment2[7] ; reset      ; 5.322 ; 5.759 ; Rise       ; reset           ;
; led_rst      ; reset      ; 2.687 ; 2.093 ; Fall       ; reset           ;
; segment1[*]  ; reset      ; 3.859 ; 3.792 ; Fall       ; reset           ;
;  segment1[1] ; reset      ; 4.077 ; 3.900 ; Fall       ; reset           ;
;  segment1[2] ; reset      ; 3.859 ; 3.792 ; Fall       ; reset           ;
;  segment1[3] ; reset      ; 4.013 ; 3.810 ; Fall       ; reset           ;
;  segment1[4] ; reset      ; 3.877 ; 3.938 ; Fall       ; reset           ;
;  segment1[5] ; reset      ; 3.931 ; 4.268 ; Fall       ; reset           ;
;  segment1[6] ; reset      ; 3.887 ; 3.956 ; Fall       ; reset           ;
;  segment1[7] ; reset      ; 4.065 ; 4.149 ; Fall       ; reset           ;
; segment2[*]  ; reset      ; 3.812 ; 3.887 ; Fall       ; reset           ;
;  segment2[1] ; reset      ; 3.902 ; 3.887 ; Fall       ; reset           ;
;  segment2[2] ; reset      ; 3.937 ; 4.195 ; Fall       ; reset           ;
;  segment2[3] ; reset      ; 4.062 ; 4.229 ; Fall       ; reset           ;
;  segment2[4] ; reset      ; 3.812 ; 3.989 ; Fall       ; reset           ;
;  segment2[5] ; reset      ; 4.104 ; 4.095 ; Fall       ; reset           ;
;  segment2[6] ; reset      ; 3.955 ; 4.061 ; Fall       ; reset           ;
;  segment2[7] ; reset      ; 5.322 ; 5.759 ; Fall       ; reset           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; dip_h[0]   ; segment2[1] ; 5.444  ;        ;        ; 6.269  ;
; dip_h[0]   ; segment2[2] ; 5.462  ;        ;        ; 6.470  ;
; dip_h[0]   ; segment2[3] ; 5.324  ;        ;        ; 6.328  ;
; dip_h[0]   ; segment2[4] ; 5.331  ; 5.417  ; 6.245  ; 6.341  ;
; dip_h[0]   ; segment2[5] ;        ; 5.331  ; 6.184  ;        ;
; dip_h[0]   ; segment2[6] ; 5.207  ; 5.317  ; 6.140  ; 6.231  ;
; dip_h[0]   ; segment2[7] ; 6.837  ; 7.177  ; 7.747  ; 8.096  ;
; dip_h[1]   ; segment2[1] ; 7.577  ; 8.429  ; 9.282  ; 8.285  ;
; dip_h[1]   ; segment2[2] ; 7.323  ; 8.630  ; 9.300  ; 8.260  ;
; dip_h[1]   ; segment2[3] ; 7.845  ; 8.488  ; 9.162  ; 8.798  ;
; dip_h[1]   ; segment2[4] ; 8.405  ; 8.501  ; 9.169  ; 9.255  ;
; dip_h[1]   ; segment2[5] ; 8.344  ; 7.853  ; 8.654  ; 9.169  ;
; dip_h[1]   ; segment2[6] ; 8.300  ; 8.391  ; 9.045  ; 9.155  ;
; dip_h[1]   ; segment2[7] ; 9.907  ; 10.256 ; 10.675 ; 11.015 ;
; dip_h[2]   ; segment2[1] ; 7.860  ; 8.665  ; 9.495  ; 8.586  ;
; dip_h[2]   ; segment2[2] ; 7.878  ; 8.866  ; 9.513  ; 8.792  ;
; dip_h[2]   ; segment2[3] ; 7.371  ; 8.724  ; 9.375  ; 8.310  ;
; dip_h[2]   ; segment2[4] ; 8.641  ; 8.737  ; 9.382  ; 9.468  ;
; dip_h[2]   ; segment2[5] ; 8.580  ; 7.378  ; 8.166  ; 9.382  ;
; dip_h[2]   ; segment2[6] ; 8.536  ; 8.627  ; 9.258  ; 9.368  ;
; dip_h[2]   ; segment2[7] ; 10.143 ; 10.492 ; 10.888 ; 11.228 ;
; dip_h[3]   ; segment2[1] ; 7.764  ; 8.464  ; 9.467  ; 8.665  ;
; dip_h[3]   ; segment2[2] ; 7.782  ; 8.665  ; 9.485  ; 8.866  ;
; dip_h[3]   ; segment2[3] ; 7.644  ; 8.523  ; 9.347  ; 8.734  ;
; dip_h[3]   ; segment2[4] ; 8.440  ; 8.536  ; 9.354  ; 9.440  ;
; dip_h[3]   ; segment2[5] ; 8.379  ; 7.651  ; 8.590  ; 9.354  ;
; dip_h[3]   ; segment2[6] ; 8.335  ; 8.426  ; 9.230  ; 9.340  ;
; dip_h[3]   ; segment2[7] ; 9.942  ; 10.291 ; 10.860 ; 11.200 ;
; dip_l[0]   ; segment1[1] ; 5.107  ;        ;        ; 5.944  ;
; dip_l[0]   ; segment1[2] ; 4.870  ;        ;        ; 5.830  ;
; dip_l[0]   ; segment1[3] ; 4.878  ;        ;        ; 5.849  ;
; dip_l[0]   ; segment1[4] ; 5.011  ; 5.081  ; 5.920  ; 5.983  ;
; dip_l[0]   ; segment1[5] ;        ; 5.143  ; 5.976  ;        ;
; dip_l[0]   ; segment1[6] ; 5.020  ; 5.098  ; 5.930  ; 6.001  ;
; dip_l[0]   ; segment1[7] ; 5.202  ; 5.295  ; 6.116  ; 6.202  ;
; dip_l[1]   ; segment1[1] ; 7.112  ; 7.526  ; 8.497  ; 7.990  ;
; dip_l[1]   ; segment1[2] ; 6.481  ; 7.412  ; 8.260  ; 7.479  ;
; dip_l[1]   ; segment1[3] ; 6.886  ; 7.431  ; 8.268  ; 7.924  ;
; dip_l[1]   ; segment1[4] ; 7.502  ; 7.565  ; 8.401  ; 8.471  ;
; dip_l[1]   ; segment1[5] ; 7.558  ; 7.147  ; 8.026  ; 8.533  ;
; dip_l[1]   ; segment1[6] ; 7.512  ; 7.583  ; 8.410  ; 8.488  ;
; dip_l[1]   ; segment1[7] ; 7.698  ; 7.784  ; 8.592  ; 8.685  ;
; dip_l[2]   ; segment1[1] ; 7.203  ; 7.503  ; 8.421  ; 8.058  ;
; dip_l[2]   ; segment1[2] ; 7.009  ; 7.389  ; 8.184  ; 7.988  ;
; dip_l[2]   ; segment1[3] ; 6.376  ; 7.408  ; 8.192  ; 7.353  ;
; dip_l[2]   ; segment1[4] ; 7.479  ; 7.542  ; 8.325  ; 8.395  ;
; dip_l[2]   ; segment1[5] ; 7.535  ; 6.641  ; 7.480  ; 8.457  ;
; dip_l[2]   ; segment1[6] ; 7.489  ; 7.560  ; 8.334  ; 8.412  ;
; dip_l[2]   ; segment1[7] ; 7.675  ; 7.761  ; 8.516  ; 8.609  ;
; dip_l[3]   ; segment1[1] ; 7.053  ; 7.467  ; 8.428  ; 7.921  ;
; dip_l[3]   ; segment1[2] ; 6.622  ; 7.353  ; 8.191  ; 7.628  ;
; dip_l[3]   ; segment1[3] ; 6.827  ; 7.372  ; 8.199  ; 7.855  ;
; dip_l[3]   ; segment1[4] ; 7.443  ; 7.506  ; 8.332  ; 8.402  ;
; dip_l[3]   ; segment1[5] ; 7.499  ; 7.088  ; 7.957  ; 8.464  ;
; dip_l[3]   ; segment1[6] ; 7.453  ; 7.524  ; 8.341  ; 8.419  ;
; dip_l[3]   ; segment1[7] ; 7.639  ; 7.725  ; 8.523  ; 8.616  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; dip_h[0]   ; segment2[1] ; 5.259 ;       ;       ; 6.056 ;
; dip_h[0]   ; segment2[2] ; 5.264 ;       ;       ; 6.250 ;
; dip_h[0]   ; segment2[3] ; 5.112 ;       ;       ; 6.079 ;
; dip_h[0]   ; segment2[4] ; 5.139 ; 5.236 ; 6.035 ; 6.127 ;
; dip_h[0]   ; segment2[5] ;       ; 5.133 ; 5.954 ;       ;
; dip_h[0]   ; segment2[6] ; 5.003 ; 5.115 ; 5.914 ; 5.991 ;
; dip_h[0]   ; segment2[7] ; 6.669 ; 7.007 ; 7.547 ; 7.894 ;
; dip_h[1]   ; segment2[1] ; 5.299 ; 5.190 ; 6.197 ; 6.111 ;
; dip_h[1]   ; segment2[2] ; 5.304 ; 6.265 ; 6.988 ; 6.311 ;
; dip_h[1]   ; segment2[3] ; 6.435 ; 5.370 ; 6.176 ; 7.375 ;
; dip_h[1]   ; segment2[4] ; 5.186 ; 5.280 ; 6.105 ; 6.197 ;
; dip_h[1]   ; segment2[5] ; 5.239 ; 6.456 ; 7.250 ; 6.209 ;
; dip_h[1]   ; segment2[6] ; 5.176 ; 5.262 ; 6.069 ; 6.175 ;
; dip_h[1]   ; segment2[7] ; 7.138 ; 7.045 ; 7.614 ; 8.295 ;
; dip_h[2]   ; segment2[1] ; 5.167 ; 5.077 ; 6.062 ; 5.953 ;
; dip_h[2]   ; segment2[2] ; 6.628 ; 5.283 ; 6.076 ; 7.448 ;
; dip_h[2]   ; segment2[3] ; 5.397 ; 6.007 ; 6.763 ; 6.414 ;
; dip_h[2]   ; segment2[4] ; 5.077 ; 5.162 ; 5.951 ; 6.055 ;
; dip_h[2]   ; segment2[5] ; 5.882 ; 5.413 ; 6.289 ; 6.784 ;
; dip_h[2]   ; segment2[6] ; 5.283 ; 5.919 ; 6.654 ; 6.306 ;
; dip_h[2]   ; segment2[7] ; 6.587 ; 6.927 ; 7.466 ; 7.825 ;
; dip_h[3]   ; segment2[1] ; 6.551 ; 5.590 ; 6.618 ; 7.345 ;
; dip_h[3]   ; segment2[2] ; 6.565 ; 5.800 ; 6.653 ; 7.551 ;
; dip_h[3]   ; segment2[3] ; 6.612 ; 6.295 ; 7.062 ; 7.598 ;
; dip_h[3]   ; segment2[4] ; 6.251 ; 5.679 ; 6.528 ; 7.186 ;
; dip_h[3]   ; segment2[5] ; 6.170 ; 6.645 ; 7.467 ; 7.083 ;
; dip_h[3]   ; segment2[6] ; 6.130 ; 6.207 ; 6.953 ; 7.065 ;
; dip_h[3]   ; segment2[7] ; 7.763 ; 7.445 ; 8.038 ; 8.957 ;
; dip_l[0]   ; segment1[1] ; 4.938 ;       ;       ; 5.746 ;
; dip_l[0]   ; segment1[2] ; 4.710 ;       ;       ; 5.638 ;
; dip_l[0]   ; segment1[3] ; 4.717 ;       ;       ; 5.656 ;
; dip_l[0]   ; segment1[4] ; 4.844 ; 4.912 ; 5.723 ; 5.784 ;
; dip_l[0]   ; segment1[5] ;       ; 4.972 ; 5.777 ;       ;
; dip_l[0]   ; segment1[6] ; 4.853 ; 4.929 ; 5.733 ; 5.802 ;
; dip_l[0]   ; segment1[7] ; 5.027 ; 5.118 ; 5.911 ; 5.995 ;
; dip_l[1]   ; segment1[1] ; 5.237 ; 5.163 ; 6.161 ; 6.097 ;
; dip_l[1]   ; segment1[2] ; 5.023 ; 5.417 ; 6.219 ; 5.997 ;
; dip_l[1]   ; segment1[3] ; 6.135 ; 5.105 ; 5.974 ; 7.068 ;
; dip_l[1]   ; segment1[4] ; 5.155 ; 5.223 ; 6.086 ; 6.143 ;
; dip_l[1]   ; segment1[5] ; 5.231 ; 6.390 ; 7.189 ; 6.241 ;
; dip_l[1]   ; segment1[6] ; 5.171 ; 5.231 ; 6.091 ; 6.175 ;
; dip_l[1]   ; segment1[7] ; 5.690 ; 5.432 ; 6.273 ; 6.627 ;
; dip_l[2]   ; segment1[1] ; 5.147 ; 5.076 ; 6.072 ; 5.982 ;
; dip_l[2]   ; segment1[2] ; 5.881 ; 4.973 ; 5.829 ; 6.775 ;
; dip_l[2]   ; segment1[3] ; 4.930 ; 5.454 ; 6.248 ; 5.918 ;
; dip_l[2]   ; segment1[4] ; 5.058 ; 5.122 ; 5.964 ; 6.047 ;
; dip_l[2]   ; segment1[5] ; 5.575 ; 5.181 ; 6.016 ; 6.503 ;
; dip_l[2]   ; segment1[6] ; 5.067 ; 5.600 ; 6.384 ; 6.065 ;
; dip_l[2]   ; segment1[7] ; 5.240 ; 5.327 ; 6.147 ; 6.253 ;
; dip_l[3]   ; segment1[1] ; 6.035 ; 5.215 ; 6.187 ; 6.769 ;
; dip_l[3]   ; segment1[2] ; 5.792 ; 5.125 ; 5.969 ; 6.666 ;
; dip_l[3]   ; segment1[3] ; 5.989 ; 5.446 ; 6.222 ; 6.864 ;
; dip_l[3]   ; segment1[4] ; 5.513 ; 5.276 ; 6.107 ; 6.417 ;
; dip_l[3]   ; segment1[5] ; 5.567 ; 6.256 ; 6.990 ; 6.477 ;
; dip_l[3]   ; segment1[6] ; 5.523 ; 5.592 ; 6.358 ; 6.434 ;
; dip_l[3]   ; segment1[7] ; 5.701 ; 5.480 ; 6.286 ; 6.623 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -11.227  ; -0.991 ; -11.556  ; -1.552  ; -3.000              ;
;  clock           ; -2.566   ; 0.187  ; -11.556  ; 0.505   ; N/A                 ;
;  count_en        ; -11.227  ; 0.222  ; -2.186   ; 0.200   ; N/A                 ;
;  krystal         ; -3.026   ; -0.155 ; N/A      ; N/A     ; N/A                 ;
;  reset           ; -8.255   ; -0.991 ; -0.296   ; -1.552  ; N/A                 ;
; Design-wide TNS  ; -192.279 ; -4.621 ; -65.268  ; -11.891 ; N/A                 ;
;  clock           ; -13.077  ; 0.000  ; -48.881  ; 0.000   ; N/A                 ;
;  count_en        ; -86.739  ; 0.000  ; -16.263  ; 0.000   ; N/A                 ;
;  krystal         ; -32.964  ; -0.155 ; N/A      ; N/A     ; N/A                 ;
;  reset           ; -59.499  ; -4.467 ; -0.666   ; -11.891 ; N/A                 ;
+------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; nastav    ; clock      ; 0.907  ; 1.126  ; Rise       ; clock           ;
; zap_vyp   ; clock      ; -0.059 ; 0.409  ; Rise       ; clock           ;
; dip_h[*]  ; count_en   ; 12.602 ; 13.035 ; Rise       ; count_en        ;
;  dip_h[0] ; count_en   ; 5.045  ; 5.389  ; Rise       ; count_en        ;
;  dip_h[1] ; count_en   ; 11.808 ; 12.535 ; Rise       ; count_en        ;
;  dip_h[2] ; count_en   ; 12.536 ; 13.035 ; Rise       ; count_en        ;
;  dip_h[3] ; count_en   ; 12.602 ; 12.550 ; Rise       ; count_en        ;
; dip_l[*]  ; count_en   ; 10.977 ; 11.468 ; Rise       ; count_en        ;
;  dip_l[0] ; count_en   ; 5.202  ; 5.465  ; Rise       ; count_en        ;
;  dip_l[1] ; count_en   ; 10.869 ; 11.468 ; Rise       ; count_en        ;
;  dip_l[2] ; count_en   ; 10.783 ; 11.365 ; Rise       ; count_en        ;
;  dip_l[3] ; count_en   ; 10.977 ; 11.220 ; Rise       ; count_en        ;
; reset     ; count_en   ; 10.524 ; 10.908 ; Rise       ; count_en        ;
; dip_h[*]  ; reset      ; 9.813  ; 10.244 ; Rise       ; reset           ;
;  dip_h[0] ; reset      ; 2.254  ; 2.600  ; Rise       ; reset           ;
;  dip_h[1] ; reset      ; 9.019  ; 9.744  ; Rise       ; reset           ;
;  dip_h[2] ; reset      ; 9.747  ; 10.244 ; Rise       ; reset           ;
;  dip_h[3] ; reset      ; 9.813  ; 9.759  ; Rise       ; reset           ;
; dip_l[*]  ; reset      ; 8.085  ; 8.493  ; Rise       ; reset           ;
;  dip_l[0] ; reset      ; 2.227  ; 2.573  ; Rise       ; reset           ;
;  dip_l[1] ; reset      ; 7.977  ; 8.493  ; Rise       ; reset           ;
;  dip_l[2] ; reset      ; 7.891  ; 8.390  ; Rise       ; reset           ;
;  dip_l[3] ; reset      ; 8.085  ; 8.245  ; Rise       ; reset           ;
; reset     ; reset      ; 7.733  ; 8.117  ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; nastav    ; clock      ; 0.767  ; 0.520  ; Rise       ; clock           ;
; zap_vyp   ; clock      ; 0.712  ; 0.498  ; Rise       ; clock           ;
; dip_h[*]  ; count_en   ; -1.296 ; -2.120 ; Rise       ; count_en        ;
;  dip_h[0] ; count_en   ; -1.296 ; -2.120 ; Rise       ; count_en        ;
;  dip_h[1] ; count_en   ; -1.493 ; -2.383 ; Rise       ; count_en        ;
;  dip_h[2] ; count_en   ; -1.453 ; -2.353 ; Rise       ; count_en        ;
;  dip_h[3] ; count_en   ; -2.008 ; -2.961 ; Rise       ; count_en        ;
; dip_l[*]  ; count_en   ; -1.199 ; -2.079 ; Rise       ; count_en        ;
;  dip_l[0] ; count_en   ; -1.199 ; -2.079 ; Rise       ; count_en        ;
;  dip_l[1] ; count_en   ; -1.429 ; -2.336 ; Rise       ; count_en        ;
;  dip_l[2] ; count_en   ; -1.304 ; -2.181 ; Rise       ; count_en        ;
;  dip_l[3] ; count_en   ; -1.551 ; -2.456 ; Rise       ; count_en        ;
; reset     ; count_en   ; -0.222 ; -0.630 ; Rise       ; count_en        ;
; dip_h[*]  ; reset      ; -0.259 ; -0.742 ; Rise       ; reset           ;
;  dip_h[0] ; reset      ; -0.259 ; -0.742 ; Rise       ; reset           ;
;  dip_h[1] ; reset      ; -0.418 ; -1.091 ; Rise       ; reset           ;
;  dip_h[2] ; reset      ; -0.382 ; -0.982 ; Rise       ; reset           ;
;  dip_h[3] ; reset      ; -0.506 ; -1.234 ; Rise       ; reset           ;
; dip_l[*]  ; reset      ; -0.214 ; -0.711 ; Rise       ; reset           ;
;  dip_l[0] ; reset      ; -0.240 ; -0.711 ; Rise       ; reset           ;
;  dip_l[1] ; reset      ; -0.263 ; -0.824 ; Rise       ; reset           ;
;  dip_l[2] ; reset      ; -0.214 ; -0.724 ; Rise       ; reset           ;
;  dip_l[3] ; reset      ; -0.394 ; -1.026 ; Rise       ; reset           ;
; reset     ; reset      ; 0.991  ; 0.645  ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; led_en       ; clock      ; 8.894  ; 9.169  ; Rise       ; clock           ;
; led_nastav   ; clock      ; 5.252  ; 5.400  ; Rise       ; clock           ;
; segment1[*]  ; clock      ; 15.158 ; 14.865 ; Rise       ; clock           ;
;  segment1[1] ; clock      ; 14.503 ; 14.615 ; Rise       ; clock           ;
;  segment1[2] ; clock      ; 14.413 ; 14.068 ; Rise       ; clock           ;
;  segment1[3] ; clock      ; 14.436 ; 14.108 ; Rise       ; clock           ;
;  segment1[4] ; clock      ; 14.788 ; 14.522 ; Rise       ; clock           ;
;  segment1[5] ; clock      ; 14.856 ; 14.663 ; Rise       ; clock           ;
;  segment1[6] ; clock      ; 14.786 ; 14.529 ; Rise       ; clock           ;
;  segment1[7] ; clock      ; 15.158 ; 14.865 ; Rise       ; clock           ;
; segment2[*]  ; clock      ; 19.216 ; 19.294 ; Rise       ; clock           ;
;  segment2[1] ; clock      ; 16.939 ; 17.006 ; Rise       ; clock           ;
;  segment2[2] ; clock      ; 17.399 ; 16.903 ; Rise       ; clock           ;
;  segment2[3] ; clock      ; 17.188 ; 16.695 ; Rise       ; clock           ;
;  segment2[4] ; clock      ; 17.133 ; 16.870 ; Rise       ; clock           ;
;  segment2[5] ; clock      ; 16.738 ; 16.697 ; Rise       ; clock           ;
;  segment2[6] ; clock      ; 16.873 ; 16.692 ; Rise       ; clock           ;
;  segment2[7] ; clock      ; 19.216 ; 19.294 ; Rise       ; clock           ;
; segment1[*]  ; count_en   ; 16.529 ; 16.236 ; Rise       ; count_en        ;
;  segment1[1] ; count_en   ; 15.874 ; 15.938 ; Rise       ; count_en        ;
;  segment1[2] ; count_en   ; 15.784 ; 15.391 ; Rise       ; count_en        ;
;  segment1[3] ; count_en   ; 15.807 ; 15.431 ; Rise       ; count_en        ;
;  segment1[4] ; count_en   ; 16.159 ; 15.893 ; Rise       ; count_en        ;
;  segment1[5] ; count_en   ; 16.179 ; 16.034 ; Rise       ; count_en        ;
;  segment1[6] ; count_en   ; 16.157 ; 15.900 ; Rise       ; count_en        ;
;  segment1[7] ; count_en   ; 16.529 ; 16.236 ; Rise       ; count_en        ;
; segment2[*]  ; count_en   ; 20.107 ; 20.185 ; Rise       ; count_en        ;
;  segment2[1] ; count_en   ; 17.830 ; 17.874 ; Rise       ; count_en        ;
;  segment2[2] ; count_en   ; 18.290 ; 17.771 ; Rise       ; count_en        ;
;  segment2[3] ; count_en   ; 18.079 ; 17.563 ; Rise       ; count_en        ;
;  segment2[4] ; count_en   ; 18.024 ; 17.761 ; Rise       ; count_en        ;
;  segment2[5] ; count_en   ; 17.606 ; 17.588 ; Rise       ; count_en        ;
;  segment2[6] ; count_en   ; 17.764 ; 17.583 ; Rise       ; count_en        ;
;  segment2[7] ; count_en   ; 20.107 ; 20.185 ; Rise       ; count_en        ;
; led_rst      ; reset      ; 4.368  ; 4.184  ; Rise       ; reset           ;
; segment1[*]  ; reset      ; 17.519 ; 17.226 ; Rise       ; reset           ;
;  segment1[1] ; reset      ; 16.864 ; 16.974 ; Rise       ; reset           ;
;  segment1[2] ; reset      ; 16.774 ; 16.427 ; Rise       ; reset           ;
;  segment1[3] ; reset      ; 16.797 ; 16.467 ; Rise       ; reset           ;
;  segment1[4] ; reset      ; 17.149 ; 16.883 ; Rise       ; reset           ;
;  segment1[5] ; reset      ; 17.215 ; 17.024 ; Rise       ; reset           ;
;  segment1[6] ; reset      ; 17.147 ; 16.890 ; Rise       ; reset           ;
;  segment1[7] ; reset      ; 17.519 ; 17.226 ; Rise       ; reset           ;
; segment2[*]  ; reset      ; 20.946 ; 21.024 ; Rise       ; reset           ;
;  segment2[1] ; reset      ; 18.669 ; 18.763 ; Rise       ; reset           ;
;  segment2[2] ; reset      ; 19.129 ; 18.660 ; Rise       ; reset           ;
;  segment2[3] ; reset      ; 18.918 ; 18.452 ; Rise       ; reset           ;
;  segment2[4] ; reset      ; 18.863 ; 18.600 ; Rise       ; reset           ;
;  segment2[5] ; reset      ; 18.495 ; 18.427 ; Rise       ; reset           ;
;  segment2[6] ; reset      ; 18.603 ; 18.422 ; Rise       ; reset           ;
;  segment2[7] ; reset      ; 20.946 ; 21.024 ; Rise       ; reset           ;
; led_rst      ; reset      ; 4.368  ; 4.184  ; Fall       ; reset           ;
; segment1[*]  ; reset      ; 15.569 ; 15.276 ; Fall       ; reset           ;
;  segment1[1] ; reset      ; 14.914 ; 15.026 ; Fall       ; reset           ;
;  segment1[2] ; reset      ; 14.824 ; 14.479 ; Fall       ; reset           ;
;  segment1[3] ; reset      ; 14.847 ; 14.519 ; Fall       ; reset           ;
;  segment1[4] ; reset      ; 15.199 ; 14.933 ; Fall       ; reset           ;
;  segment1[5] ; reset      ; 15.267 ; 15.074 ; Fall       ; reset           ;
;  segment1[6] ; reset      ; 15.197 ; 14.940 ; Fall       ; reset           ;
;  segment1[7] ; reset      ; 15.569 ; 15.276 ; Fall       ; reset           ;
; segment2[*]  ; reset      ; 19.627 ; 19.705 ; Fall       ; reset           ;
;  segment2[1] ; reset      ; 17.350 ; 17.417 ; Fall       ; reset           ;
;  segment2[2] ; reset      ; 17.810 ; 17.314 ; Fall       ; reset           ;
;  segment2[3] ; reset      ; 17.599 ; 17.106 ; Fall       ; reset           ;
;  segment2[4] ; reset      ; 17.544 ; 17.281 ; Fall       ; reset           ;
;  segment2[5] ; reset      ; 17.149 ; 17.108 ; Fall       ; reset           ;
;  segment2[6] ; reset      ; 17.284 ; 17.103 ; Fall       ; reset           ;
;  segment2[7] ; reset      ; 19.627 ; 19.705 ; Fall       ; reset           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; led_en       ; clock      ; 4.234 ; 3.989 ; Rise       ; clock           ;
; led_nastav   ; clock      ; 2.708 ; 2.547 ; Rise       ; clock           ;
; segment1[*]  ; clock      ; 3.798 ; 3.930 ; Rise       ; clock           ;
;  segment1[1] ; clock      ; 4.026 ; 4.038 ; Rise       ; clock           ;
;  segment1[2] ; clock      ; 3.798 ; 3.930 ; Rise       ; clock           ;
;  segment1[3] ; clock      ; 3.805 ; 3.948 ; Rise       ; clock           ;
;  segment1[4] ; clock      ; 3.932 ; 4.000 ; Rise       ; clock           ;
;  segment1[5] ; clock      ; 4.069 ; 4.060 ; Rise       ; clock           ;
;  segment1[6] ; clock      ; 3.941 ; 4.017 ; Rise       ; clock           ;
;  segment1[7] ; clock      ; 4.115 ; 4.206 ; Rise       ; clock           ;
; segment2[*]  ; clock      ; 3.938 ; 3.870 ; Rise       ; clock           ;
;  segment2[1] ; clock      ; 4.028 ; 3.870 ; Rise       ; clock           ;
;  segment2[2] ; clock      ; 4.063 ; 4.080 ; Rise       ; clock           ;
;  segment2[3] ; clock      ; 4.184 ; 4.285 ; Rise       ; clock           ;
;  segment2[4] ; clock      ; 3.938 ; 3.959 ; Rise       ; clock           ;
;  segment2[5] ; clock      ; 4.154 ; 4.205 ; Rise       ; clock           ;
;  segment2[6] ; clock      ; 4.075 ; 4.177 ; Rise       ; clock           ;
;  segment2[7] ; clock      ; 5.448 ; 5.725 ; Rise       ; clock           ;
; segment1[*]  ; count_en   ; 4.403 ; 4.477 ; Rise       ; count_en        ;
;  segment1[1] ; count_en   ; 4.631 ; 4.567 ; Rise       ; count_en        ;
;  segment1[2] ; count_en   ; 4.403 ; 4.477 ; Rise       ; count_en        ;
;  segment1[3] ; count_en   ; 4.410 ; 4.524 ; Rise       ; count_en        ;
;  segment1[4] ; count_en   ; 4.537 ; 4.605 ; Rise       ; count_en        ;
;  segment1[5] ; count_en   ; 4.645 ; 4.665 ; Rise       ; count_en        ;
;  segment1[6] ; count_en   ; 4.546 ; 4.622 ; Rise       ; count_en        ;
;  segment1[7] ; count_en   ; 4.720 ; 4.811 ; Rise       ; count_en        ;
; segment2[*]  ; count_en   ; 4.439 ; 4.439 ; Rise       ; count_en        ;
;  segment2[1] ; count_en   ; 4.529 ; 4.439 ; Rise       ; count_en        ;
;  segment2[2] ; count_en   ; 4.609 ; 4.645 ; Rise       ; count_en        ;
;  segment2[3] ; count_en   ; 4.662 ; 4.699 ; Rise       ; count_en        ;
;  segment2[4] ; count_en   ; 4.439 ; 4.524 ; Rise       ; count_en        ;
;  segment2[5] ; count_en   ; 4.568 ; 4.695 ; Rise       ; count_en        ;
;  segment2[6] ; count_en   ; 4.505 ; 4.591 ; Rise       ; count_en        ;
;  segment2[7] ; count_en   ; 5.949 ; 6.289 ; Rise       ; count_en        ;
; led_rst      ; reset      ; 2.687 ; 2.093 ; Rise       ; reset           ;
; segment1[*]  ; reset      ; 3.859 ; 3.792 ; Rise       ; reset           ;
;  segment1[1] ; reset      ; 4.077 ; 3.900 ; Rise       ; reset           ;
;  segment1[2] ; reset      ; 3.859 ; 3.792 ; Rise       ; reset           ;
;  segment1[3] ; reset      ; 4.013 ; 3.810 ; Rise       ; reset           ;
;  segment1[4] ; reset      ; 3.877 ; 3.938 ; Rise       ; reset           ;
;  segment1[5] ; reset      ; 3.931 ; 4.268 ; Rise       ; reset           ;
;  segment1[6] ; reset      ; 3.887 ; 3.956 ; Rise       ; reset           ;
;  segment1[7] ; reset      ; 4.065 ; 4.149 ; Rise       ; reset           ;
; segment2[*]  ; reset      ; 3.812 ; 3.887 ; Rise       ; reset           ;
;  segment2[1] ; reset      ; 3.902 ; 3.887 ; Rise       ; reset           ;
;  segment2[2] ; reset      ; 3.937 ; 4.195 ; Rise       ; reset           ;
;  segment2[3] ; reset      ; 4.062 ; 4.229 ; Rise       ; reset           ;
;  segment2[4] ; reset      ; 3.812 ; 3.989 ; Rise       ; reset           ;
;  segment2[5] ; reset      ; 4.104 ; 4.095 ; Rise       ; reset           ;
;  segment2[6] ; reset      ; 3.955 ; 4.061 ; Rise       ; reset           ;
;  segment2[7] ; reset      ; 5.322 ; 5.759 ; Rise       ; reset           ;
; led_rst      ; reset      ; 2.687 ; 2.093 ; Fall       ; reset           ;
; segment1[*]  ; reset      ; 3.859 ; 3.792 ; Fall       ; reset           ;
;  segment1[1] ; reset      ; 4.077 ; 3.900 ; Fall       ; reset           ;
;  segment1[2] ; reset      ; 3.859 ; 3.792 ; Fall       ; reset           ;
;  segment1[3] ; reset      ; 4.013 ; 3.810 ; Fall       ; reset           ;
;  segment1[4] ; reset      ; 3.877 ; 3.938 ; Fall       ; reset           ;
;  segment1[5] ; reset      ; 3.931 ; 4.268 ; Fall       ; reset           ;
;  segment1[6] ; reset      ; 3.887 ; 3.956 ; Fall       ; reset           ;
;  segment1[7] ; reset      ; 4.065 ; 4.149 ; Fall       ; reset           ;
; segment2[*]  ; reset      ; 3.812 ; 3.887 ; Fall       ; reset           ;
;  segment2[1] ; reset      ; 3.902 ; 3.887 ; Fall       ; reset           ;
;  segment2[2] ; reset      ; 3.937 ; 4.195 ; Fall       ; reset           ;
;  segment2[3] ; reset      ; 4.062 ; 4.229 ; Fall       ; reset           ;
;  segment2[4] ; reset      ; 3.812 ; 3.989 ; Fall       ; reset           ;
;  segment2[5] ; reset      ; 4.104 ; 4.095 ; Fall       ; reset           ;
;  segment2[6] ; reset      ; 3.955 ; 4.061 ; Fall       ; reset           ;
;  segment2[7] ; reset      ; 5.322 ; 5.759 ; Fall       ; reset           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; dip_h[0]   ; segment2[1] ; 11.487 ;        ;        ; 12.043 ;
; dip_h[0]   ; segment2[2] ; 11.947 ;        ;        ; 11.940 ;
; dip_h[0]   ; segment2[3] ; 11.736 ;        ;        ; 11.732 ;
; dip_h[0]   ; segment2[4] ; 11.681 ; 11.418 ; 11.927 ; 11.686 ;
; dip_h[0]   ; segment2[5] ;        ; 11.245 ; 11.775 ;        ;
; dip_h[0]   ; segment2[6] ; 11.421 ; 11.240 ; 11.734 ; 11.520 ;
; dip_h[0]   ; segment2[7] ; 13.764 ; 13.842 ; 14.014 ; 14.114 ;
; dip_h[1]   ; segment2[1] ; 16.101 ; 18.462 ; 18.977 ; 17.107 ;
; dip_h[1]   ; segment2[2] ; 16.016 ; 18.359 ; 19.437 ; 16.353 ;
; dip_h[1]   ; segment2[3] ; 17.410 ; 18.151 ; 19.226 ; 17.702 ;
; dip_h[1]   ; segment2[4] ; 18.346 ; 18.105 ; 19.171 ; 18.908 ;
; dip_h[1]   ; segment2[5] ; 18.194 ; 16.908 ; 17.744 ; 18.735 ;
; dip_h[1]   ; segment2[6] ; 18.153 ; 17.939 ; 18.911 ; 18.730 ;
; dip_h[1]   ; segment2[7] ; 20.433 ; 20.533 ; 21.254 ; 21.332 ;
; dip_h[2]   ; segment2[1] ; 16.916 ; 19.190 ; 19.477 ; 17.755 ;
; dip_h[2]   ; segment2[2] ; 17.382 ; 19.087 ; 19.937 ; 17.665 ;
; dip_h[2]   ; segment2[3] ; 16.368 ; 18.879 ; 19.726 ; 16.561 ;
; dip_h[2]   ; segment2[4] ; 19.074 ; 18.833 ; 19.671 ; 19.408 ;
; dip_h[2]   ; segment2[5] ; 18.922 ; 15.877 ; 16.604 ; 19.235 ;
; dip_h[2]   ; segment2[6] ; 18.881 ; 18.667 ; 19.411 ; 19.230 ;
; dip_h[2]   ; segment2[7] ; 21.161 ; 21.261 ; 21.754 ; 21.832 ;
; dip_h[3]   ; segment2[1] ; 17.148 ; 19.256 ; 18.992 ; 17.504 ;
; dip_h[3]   ; segment2[2] ; 17.608 ; 19.153 ; 19.452 ; 17.401 ;
; dip_h[3]   ; segment2[3] ; 17.516 ; 18.945 ; 19.241 ; 17.193 ;
; dip_h[3]   ; segment2[4] ; 19.140 ; 18.899 ; 19.186 ; 18.923 ;
; dip_h[3]   ; segment2[5] ; 18.988 ; 17.014 ; 17.236 ; 18.750 ;
; dip_h[3]   ; segment2[6] ; 18.947 ; 18.733 ; 18.926 ; 18.745 ;
; dip_h[3]   ; segment2[7] ; 21.227 ; 21.327 ; 21.269 ; 21.347 ;
; dip_l[0]   ; segment1[1] ; 10.682 ;        ;        ; 11.242 ;
; dip_l[0]   ; segment1[2] ; 10.592 ;        ;        ; 10.695 ;
; dip_l[0]   ; segment1[3] ; 10.615 ;        ;        ; 10.735 ;
; dip_l[0]   ; segment1[4] ; 10.967 ; 10.701 ; 11.300 ; 11.027 ;
; dip_l[0]   ; segment1[5] ;        ; 10.842 ; 11.483 ;        ;
; dip_l[0]   ; segment1[6] ; 10.965 ; 10.708 ; 11.301 ; 11.037 ;
; dip_l[0]   ; segment1[7] ; 11.337 ; 11.044 ; 11.673 ; 11.373 ;
; dip_l[1]   ; segment1[1] ; 15.304 ; 16.646 ; 16.948 ; 16.017 ;
; dip_l[1]   ; segment1[2] ; 14.365 ; 16.099 ; 16.858 ; 14.592 ;
; dip_l[1]   ; segment1[3] ; 15.234 ; 16.139 ; 16.881 ; 15.565 ;
; dip_l[1]   ; segment1[4] ; 16.704 ; 16.431 ; 17.233 ; 16.967 ;
; dip_l[1]   ; segment1[5] ; 16.887 ; 15.461 ; 16.261 ; 17.108 ;
; dip_l[1]   ; segment1[6] ; 16.705 ; 16.441 ; 17.231 ; 16.974 ;
; dip_l[1]   ; segment1[7] ; 17.077 ; 16.777 ; 17.603 ; 17.310 ;
; dip_l[2]   ; segment1[1] ; 15.533 ; 16.560 ; 16.845 ; 16.249 ;
; dip_l[2]   ; segment1[2] ; 15.508 ; 16.013 ; 16.755 ; 15.805 ;
; dip_l[2]   ; segment1[3] ; 14.160 ; 16.053 ; 16.778 ; 14.345 ;
; dip_l[2]   ; segment1[4] ; 16.618 ; 16.345 ; 17.130 ; 16.864 ;
; dip_l[2]   ; segment1[5] ; 16.801 ; 14.387 ; 15.093 ; 17.005 ;
; dip_l[2]   ; segment1[6] ; 16.619 ; 16.355 ; 17.128 ; 16.871 ;
; dip_l[2]   ; segment1[7] ; 16.991 ; 16.691 ; 17.500 ; 17.207 ;
; dip_l[3]   ; segment1[1] ; 15.412 ; 16.754 ; 16.700 ; 15.769 ;
; dip_l[3]   ; segment1[2] ; 14.835 ; 16.207 ; 16.610 ; 14.746 ;
; dip_l[3]   ; segment1[3] ; 15.342 ; 16.247 ; 16.633 ; 15.317 ;
; dip_l[3]   ; segment1[4] ; 16.812 ; 16.539 ; 16.985 ; 16.719 ;
; dip_l[3]   ; segment1[5] ; 16.995 ; 15.569 ; 16.013 ; 16.860 ;
; dip_l[3]   ; segment1[6] ; 16.813 ; 16.549 ; 16.983 ; 16.726 ;
; dip_l[3]   ; segment1[7] ; 17.185 ; 16.885 ; 17.355 ; 17.062 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; dip_h[0]   ; segment2[1] ; 5.259 ;       ;       ; 6.056 ;
; dip_h[0]   ; segment2[2] ; 5.264 ;       ;       ; 6.250 ;
; dip_h[0]   ; segment2[3] ; 5.112 ;       ;       ; 6.079 ;
; dip_h[0]   ; segment2[4] ; 5.139 ; 5.236 ; 6.035 ; 6.127 ;
; dip_h[0]   ; segment2[5] ;       ; 5.133 ; 5.954 ;       ;
; dip_h[0]   ; segment2[6] ; 5.003 ; 5.115 ; 5.914 ; 5.991 ;
; dip_h[0]   ; segment2[7] ; 6.669 ; 7.007 ; 7.547 ; 7.894 ;
; dip_h[1]   ; segment2[1] ; 5.299 ; 5.190 ; 6.197 ; 6.111 ;
; dip_h[1]   ; segment2[2] ; 5.304 ; 6.265 ; 6.988 ; 6.311 ;
; dip_h[1]   ; segment2[3] ; 6.435 ; 5.370 ; 6.176 ; 7.375 ;
; dip_h[1]   ; segment2[4] ; 5.186 ; 5.280 ; 6.105 ; 6.197 ;
; dip_h[1]   ; segment2[5] ; 5.239 ; 6.456 ; 7.250 ; 6.209 ;
; dip_h[1]   ; segment2[6] ; 5.176 ; 5.262 ; 6.069 ; 6.175 ;
; dip_h[1]   ; segment2[7] ; 7.138 ; 7.045 ; 7.614 ; 8.295 ;
; dip_h[2]   ; segment2[1] ; 5.167 ; 5.077 ; 6.062 ; 5.953 ;
; dip_h[2]   ; segment2[2] ; 6.628 ; 5.283 ; 6.076 ; 7.448 ;
; dip_h[2]   ; segment2[3] ; 5.397 ; 6.007 ; 6.763 ; 6.414 ;
; dip_h[2]   ; segment2[4] ; 5.077 ; 5.162 ; 5.951 ; 6.055 ;
; dip_h[2]   ; segment2[5] ; 5.882 ; 5.413 ; 6.289 ; 6.784 ;
; dip_h[2]   ; segment2[6] ; 5.283 ; 5.919 ; 6.654 ; 6.306 ;
; dip_h[2]   ; segment2[7] ; 6.587 ; 6.927 ; 7.466 ; 7.825 ;
; dip_h[3]   ; segment2[1] ; 6.551 ; 5.590 ; 6.618 ; 7.345 ;
; dip_h[3]   ; segment2[2] ; 6.565 ; 5.800 ; 6.653 ; 7.551 ;
; dip_h[3]   ; segment2[3] ; 6.612 ; 6.295 ; 7.062 ; 7.598 ;
; dip_h[3]   ; segment2[4] ; 6.251 ; 5.679 ; 6.528 ; 7.186 ;
; dip_h[3]   ; segment2[5] ; 6.170 ; 6.645 ; 7.467 ; 7.083 ;
; dip_h[3]   ; segment2[6] ; 6.130 ; 6.207 ; 6.953 ; 7.065 ;
; dip_h[3]   ; segment2[7] ; 7.763 ; 7.445 ; 8.038 ; 8.957 ;
; dip_l[0]   ; segment1[1] ; 4.938 ;       ;       ; 5.746 ;
; dip_l[0]   ; segment1[2] ; 4.710 ;       ;       ; 5.638 ;
; dip_l[0]   ; segment1[3] ; 4.717 ;       ;       ; 5.656 ;
; dip_l[0]   ; segment1[4] ; 4.844 ; 4.912 ; 5.723 ; 5.784 ;
; dip_l[0]   ; segment1[5] ;       ; 4.972 ; 5.777 ;       ;
; dip_l[0]   ; segment1[6] ; 4.853 ; 4.929 ; 5.733 ; 5.802 ;
; dip_l[0]   ; segment1[7] ; 5.027 ; 5.118 ; 5.911 ; 5.995 ;
; dip_l[1]   ; segment1[1] ; 5.237 ; 5.163 ; 6.161 ; 6.097 ;
; dip_l[1]   ; segment1[2] ; 5.023 ; 5.417 ; 6.219 ; 5.997 ;
; dip_l[1]   ; segment1[3] ; 6.135 ; 5.105 ; 5.974 ; 7.068 ;
; dip_l[1]   ; segment1[4] ; 5.155 ; 5.223 ; 6.086 ; 6.143 ;
; dip_l[1]   ; segment1[5] ; 5.231 ; 6.390 ; 7.189 ; 6.241 ;
; dip_l[1]   ; segment1[6] ; 5.171 ; 5.231 ; 6.091 ; 6.175 ;
; dip_l[1]   ; segment1[7] ; 5.690 ; 5.432 ; 6.273 ; 6.627 ;
; dip_l[2]   ; segment1[1] ; 5.147 ; 5.076 ; 6.072 ; 5.982 ;
; dip_l[2]   ; segment1[2] ; 5.881 ; 4.973 ; 5.829 ; 6.775 ;
; dip_l[2]   ; segment1[3] ; 4.930 ; 5.454 ; 6.248 ; 5.918 ;
; dip_l[2]   ; segment1[4] ; 5.058 ; 5.122 ; 5.964 ; 6.047 ;
; dip_l[2]   ; segment1[5] ; 5.575 ; 5.181 ; 6.016 ; 6.503 ;
; dip_l[2]   ; segment1[6] ; 5.067 ; 5.600 ; 6.384 ; 6.065 ;
; dip_l[2]   ; segment1[7] ; 5.240 ; 5.327 ; 6.147 ; 6.253 ;
; dip_l[3]   ; segment1[1] ; 6.035 ; 5.215 ; 6.187 ; 6.769 ;
; dip_l[3]   ; segment1[2] ; 5.792 ; 5.125 ; 5.969 ; 6.666 ;
; dip_l[3]   ; segment1[3] ; 5.989 ; 5.446 ; 6.222 ; 6.864 ;
; dip_l[3]   ; segment1[4] ; 5.513 ; 5.276 ; 6.107 ; 6.417 ;
; dip_l[3]   ; segment1[5] ; 5.567 ; 6.256 ; 6.990 ; 6.477 ;
; dip_l[3]   ; segment1[6] ; 5.523 ; 5.592 ; 6.358 ; 6.434 ;
; dip_l[3]   ; segment1[7] ; 5.701 ; 5.480 ; 6.286 ; 6.623 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; segment1[0]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segment1[1]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segment1[2]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segment1[3]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segment1[4]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segment1[5]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segment1[6]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segment1[7]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segment2[0]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segment2[1]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segment2[2]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segment2[3]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segment2[4]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segment2[5]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segment2[6]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segment2[7]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_en        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_nastav    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led_rst       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; zap_vyp                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; nastav                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; dip_l[0]                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; dip_l[1]                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; dip_l[2]                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; dip_l[3]                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; dip_h[0]                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; dip_h[1]                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; dip_h[2]                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; dip_h[3]                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; krystal                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; segment1[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-006 V                  ; 3.09 V              ; -0.0148 V           ; 0.036 V                              ; 0.133 V                              ; 9.31e-010 s                 ; 8.93e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-006 V                 ; 3.09 V             ; -0.0148 V          ; 0.036 V                             ; 0.133 V                             ; 9.31e-010 s                ; 8.93e-010 s                ; Yes                       ; Yes                       ;
; segment1[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-006 V                  ; 3.09 V              ; -0.0148 V           ; 0.036 V                              ; 0.133 V                              ; 9.31e-010 s                 ; 8.93e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-006 V                 ; 3.09 V             ; -0.0148 V          ; 0.036 V                             ; 0.133 V                             ; 9.31e-010 s                ; 8.93e-010 s                ; Yes                       ; Yes                       ;
; segment1[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-006 V                  ; 3.09 V              ; -0.0148 V           ; 0.036 V                              ; 0.133 V                              ; 9.31e-010 s                 ; 8.93e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-006 V                 ; 3.09 V             ; -0.0148 V          ; 0.036 V                             ; 0.133 V                             ; 9.31e-010 s                ; 8.93e-010 s                ; Yes                       ; Yes                       ;
; segment1[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-006 V                  ; 3.09 V              ; -0.0148 V           ; 0.036 V                              ; 0.133 V                              ; 9.31e-010 s                 ; 8.93e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-006 V                 ; 3.09 V             ; -0.0148 V          ; 0.036 V                             ; 0.133 V                             ; 9.31e-010 s                ; 8.93e-010 s                ; Yes                       ; Yes                       ;
; segment1[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-006 V                  ; 3.09 V              ; -0.0148 V           ; 0.036 V                              ; 0.133 V                              ; 9.31e-010 s                 ; 8.93e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-006 V                 ; 3.09 V             ; -0.0148 V          ; 0.036 V                             ; 0.133 V                             ; 9.31e-010 s                ; 8.93e-010 s                ; Yes                       ; Yes                       ;
; segment1[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-006 V                  ; 3.09 V              ; -0.0148 V           ; 0.036 V                              ; 0.133 V                              ; 9.31e-010 s                 ; 8.93e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-006 V                 ; 3.09 V             ; -0.0148 V          ; 0.036 V                             ; 0.133 V                             ; 9.31e-010 s                ; 8.93e-010 s                ; Yes                       ; Yes                       ;
; segment1[6]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-006 V                  ; 3.09 V              ; -0.0148 V           ; 0.036 V                              ; 0.133 V                              ; 9.31e-010 s                 ; 8.93e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-006 V                 ; 3.09 V             ; -0.0148 V          ; 0.036 V                             ; 0.133 V                             ; 9.31e-010 s                ; 8.93e-010 s                ; Yes                       ; Yes                       ;
; segment1[7]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-006 V                  ; 3.09 V              ; -0.0148 V           ; 0.036 V                              ; 0.133 V                              ; 9.31e-010 s                 ; 8.93e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-006 V                 ; 3.09 V             ; -0.0148 V          ; 0.036 V                             ; 0.133 V                             ; 9.31e-010 s                ; 8.93e-010 s                ; Yes                       ; Yes                       ;
; segment2[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-006 V                  ; 3.09 V              ; -0.0148 V           ; 0.036 V                              ; 0.133 V                              ; 9.31e-010 s                 ; 8.93e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-006 V                 ; 3.09 V             ; -0.0148 V          ; 0.036 V                             ; 0.133 V                             ; 9.31e-010 s                ; 8.93e-010 s                ; Yes                       ; Yes                       ;
; segment2[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-006 V                  ; 3.09 V              ; -0.0148 V           ; 0.036 V                              ; 0.133 V                              ; 9.31e-010 s                 ; 8.93e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-006 V                 ; 3.09 V             ; -0.0148 V          ; 0.036 V                             ; 0.133 V                             ; 9.31e-010 s                ; 8.93e-010 s                ; Yes                       ; Yes                       ;
; segment2[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-006 V                  ; 3.09 V              ; -0.0148 V           ; 0.036 V                              ; 0.133 V                              ; 9.31e-010 s                 ; 8.93e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-006 V                 ; 3.09 V             ; -0.0148 V          ; 0.036 V                             ; 0.133 V                             ; 9.31e-010 s                ; 8.93e-010 s                ; Yes                       ; Yes                       ;
; segment2[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-006 V                  ; 3.09 V              ; -0.0148 V           ; 0.036 V                              ; 0.133 V                              ; 9.31e-010 s                 ; 8.93e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-006 V                 ; 3.09 V             ; -0.0148 V          ; 0.036 V                             ; 0.133 V                             ; 9.31e-010 s                ; 8.93e-010 s                ; Yes                       ; Yes                       ;
; segment2[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-006 V                  ; 3.09 V              ; -0.0148 V           ; 0.036 V                              ; 0.133 V                              ; 9.31e-010 s                 ; 8.93e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-006 V                 ; 3.09 V             ; -0.0148 V          ; 0.036 V                             ; 0.133 V                             ; 9.31e-010 s                ; 8.93e-010 s                ; Yes                       ; Yes                       ;
; segment2[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-006 V                  ; 3.09 V              ; -0.0148 V           ; 0.036 V                              ; 0.133 V                              ; 9.31e-010 s                 ; 8.93e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-006 V                 ; 3.09 V             ; -0.0148 V          ; 0.036 V                             ; 0.133 V                             ; 9.31e-010 s                ; 8.93e-010 s                ; Yes                       ; Yes                       ;
; segment2[6]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-006 V                  ; 3.09 V              ; -0.0148 V           ; 0.036 V                              ; 0.133 V                              ; 9.31e-010 s                 ; 8.93e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-006 V                 ; 3.09 V             ; -0.0148 V          ; 0.036 V                             ; 0.133 V                             ; 9.31e-010 s                ; 8.93e-010 s                ; Yes                       ; Yes                       ;
; segment2[7]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-006 V                  ; 3.08 V              ; 1.19e-006 V         ; 0.026 V                              ; 0.198 V                              ; 7.29e-009 s                 ; 7.15e-009 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-006 V                 ; 3.08 V             ; 1.19e-006 V        ; 0.026 V                             ; 0.198 V                             ; 7.29e-009 s                ; 7.15e-009 s                ; Yes                       ; Yes                       ;
; led_en        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-007 V                     ; 3.09 V              ; -0.014 V            ; 0.082 V                              ; 0.136 V                              ; 1.32e-009 s                 ; 1.29e-009 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-007 V                    ; 3.09 V             ; -0.014 V           ; 0.082 V                             ; 0.136 V                             ; 1.32e-009 s                ; 1.29e-009 s                ; Yes                       ; Yes                       ;
; led_nastav    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-007 V                     ; 3.09 V              ; -0.014 V            ; 0.082 V                              ; 0.136 V                              ; 1.32e-009 s                 ; 1.29e-009 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-007 V                    ; 3.09 V             ; -0.014 V           ; 0.082 V                             ; 0.136 V                             ; 1.32e-009 s                ; 1.29e-009 s                ; Yes                       ; Yes                       ;
; led_rst       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-007 V                     ; 3.09 V              ; -0.014 V            ; 0.082 V                              ; 0.136 V                              ; 1.32e-009 s                 ; 1.29e-009 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-007 V                    ; 3.09 V             ; -0.014 V           ; 0.082 V                             ; 0.136 V                             ; 1.32e-009 s                ; 1.29e-009 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.58e-007 V                  ; 3.13 V              ; -0.0981 V           ; 0.164 V                              ; 0.131 V                              ; 3.14e-010 s                 ; 3.99e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 2.58e-007 V                 ; 3.13 V             ; -0.0981 V          ; 0.164 V                             ; 0.131 V                             ; 3.14e-010 s                ; 3.99e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.00718 V          ; 0.108 V                              ; 0.027 V                              ; 6.58e-010 s                 ; 8.2e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.00718 V         ; 0.108 V                             ; 0.027 V                             ; 6.58e-010 s                ; 8.2e-010 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; segment1[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.93e-007 V                  ; 3.53 V              ; -0.0594 V           ; 0.207 V                              ; 0.186 V                              ; 6.36e-010 s                 ; 6.3e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 2.93e-007 V                 ; 3.53 V             ; -0.0594 V          ; 0.207 V                             ; 0.186 V                             ; 6.36e-010 s                ; 6.3e-010 s                 ; No                        ; No                        ;
; segment1[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.93e-007 V                  ; 3.53 V              ; -0.0594 V           ; 0.207 V                              ; 0.186 V                              ; 6.36e-010 s                 ; 6.3e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 2.93e-007 V                 ; 3.53 V             ; -0.0594 V          ; 0.207 V                             ; 0.186 V                             ; 6.36e-010 s                ; 6.3e-010 s                 ; No                        ; No                        ;
; segment1[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.93e-007 V                  ; 3.53 V              ; -0.0594 V           ; 0.207 V                              ; 0.186 V                              ; 6.36e-010 s                 ; 6.3e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 2.93e-007 V                 ; 3.53 V             ; -0.0594 V          ; 0.207 V                             ; 0.186 V                             ; 6.36e-010 s                ; 6.3e-010 s                 ; No                        ; No                        ;
; segment1[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.93e-007 V                  ; 3.53 V              ; -0.0594 V           ; 0.207 V                              ; 0.186 V                              ; 6.36e-010 s                 ; 6.3e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 2.93e-007 V                 ; 3.53 V             ; -0.0594 V          ; 0.207 V                             ; 0.186 V                             ; 6.36e-010 s                ; 6.3e-010 s                 ; No                        ; No                        ;
; segment1[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.93e-007 V                  ; 3.53 V              ; -0.0594 V           ; 0.207 V                              ; 0.186 V                              ; 6.36e-010 s                 ; 6.3e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 2.93e-007 V                 ; 3.53 V             ; -0.0594 V          ; 0.207 V                             ; 0.186 V                             ; 6.36e-010 s                ; 6.3e-010 s                 ; No                        ; No                        ;
; segment1[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.93e-007 V                  ; 3.53 V              ; -0.0594 V           ; 0.207 V                              ; 0.186 V                              ; 6.36e-010 s                 ; 6.3e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 2.93e-007 V                 ; 3.53 V             ; -0.0594 V          ; 0.207 V                             ; 0.186 V                             ; 6.36e-010 s                ; 6.3e-010 s                 ; No                        ; No                        ;
; segment1[6]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.93e-007 V                  ; 3.53 V              ; -0.0594 V           ; 0.207 V                              ; 0.186 V                              ; 6.36e-010 s                 ; 6.3e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 2.93e-007 V                 ; 3.53 V             ; -0.0594 V          ; 0.207 V                             ; 0.186 V                             ; 6.36e-010 s                ; 6.3e-010 s                 ; No                        ; No                        ;
; segment1[7]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.93e-007 V                  ; 3.53 V              ; -0.0594 V           ; 0.207 V                              ; 0.186 V                              ; 6.36e-010 s                 ; 6.3e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 2.93e-007 V                 ; 3.53 V             ; -0.0594 V          ; 0.207 V                             ; 0.186 V                             ; 6.36e-010 s                ; 6.3e-010 s                 ; No                        ; No                        ;
; segment2[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.93e-007 V                  ; 3.53 V              ; -0.0594 V           ; 0.207 V                              ; 0.186 V                              ; 6.36e-010 s                 ; 6.3e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 2.93e-007 V                 ; 3.53 V             ; -0.0594 V          ; 0.207 V                             ; 0.186 V                             ; 6.36e-010 s                ; 6.3e-010 s                 ; No                        ; No                        ;
; segment2[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.93e-007 V                  ; 3.53 V              ; -0.0594 V           ; 0.207 V                              ; 0.186 V                              ; 6.36e-010 s                 ; 6.3e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 2.93e-007 V                 ; 3.53 V             ; -0.0594 V          ; 0.207 V                             ; 0.186 V                             ; 6.36e-010 s                ; 6.3e-010 s                 ; No                        ; No                        ;
; segment2[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.93e-007 V                  ; 3.53 V              ; -0.0594 V           ; 0.207 V                              ; 0.186 V                              ; 6.36e-010 s                 ; 6.3e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 2.93e-007 V                 ; 3.53 V             ; -0.0594 V          ; 0.207 V                             ; 0.186 V                             ; 6.36e-010 s                ; 6.3e-010 s                 ; No                        ; No                        ;
; segment2[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.93e-007 V                  ; 3.53 V              ; -0.0594 V           ; 0.207 V                              ; 0.186 V                              ; 6.36e-010 s                 ; 6.3e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 2.93e-007 V                 ; 3.53 V             ; -0.0594 V          ; 0.207 V                             ; 0.186 V                             ; 6.36e-010 s                ; 6.3e-010 s                 ; No                        ; No                        ;
; segment2[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.93e-007 V                  ; 3.53 V              ; -0.0594 V           ; 0.207 V                              ; 0.186 V                              ; 6.36e-010 s                 ; 6.3e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 2.93e-007 V                 ; 3.53 V             ; -0.0594 V          ; 0.207 V                             ; 0.186 V                             ; 6.36e-010 s                ; 6.3e-010 s                 ; No                        ; No                        ;
; segment2[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.93e-007 V                  ; 3.53 V              ; -0.0594 V           ; 0.207 V                              ; 0.186 V                              ; 6.36e-010 s                 ; 6.3e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 2.93e-007 V                 ; 3.53 V             ; -0.0594 V          ; 0.207 V                             ; 0.186 V                             ; 6.36e-010 s                ; 6.3e-010 s                 ; No                        ; No                        ;
; segment2[6]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.93e-007 V                  ; 3.53 V              ; -0.0594 V           ; 0.207 V                              ; 0.186 V                              ; 6.36e-010 s                 ; 6.3e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 2.93e-007 V                 ; 3.53 V             ; -0.0594 V          ; 0.207 V                             ; 0.186 V                             ; 6.36e-010 s                ; 6.3e-010 s                 ; No                        ; No                        ;
; segment2[7]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.93e-007 V                  ; 3.47 V              ; -0.00843 V          ; 0.321 V                              ; 0.309 V                              ; 4.78e-009 s                 ; 4.89e-009 s                 ; No                         ; No                         ; 3.46 V                      ; 2.93e-007 V                 ; 3.47 V             ; -0.00843 V         ; 0.321 V                             ; 0.309 V                             ; 4.78e-009 s                ; 4.89e-009 s                ; No                        ; No                        ;
; led_en        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-007 V                  ; 3.52 V              ; -0.0537 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-010 s                 ; 8.74e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.98e-007 V                 ; 3.52 V             ; -0.0537 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-010 s                ; 8.74e-010 s                ; No                        ; No                        ;
; led_nastav    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-007 V                  ; 3.52 V              ; -0.0537 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-010 s                 ; 8.74e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.98e-007 V                 ; 3.52 V             ; -0.0537 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-010 s                ; 8.74e-010 s                ; No                        ; No                        ;
; led_rst       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-007 V                  ; 3.52 V              ; -0.0537 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-010 s                 ; 8.74e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.98e-007 V                 ; 3.52 V             ; -0.0537 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-010 s                ; 8.74e-010 s                ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.53e-008 V                  ; 3.65 V              ; -0.243 V            ; 0.406 V                              ; 0.304 V                              ; 1.57e-010 s                 ; 2.13e-010 s                 ; No                         ; Yes                        ; 3.46 V                      ; 6.53e-008 V                 ; 3.65 V             ; -0.243 V           ; 0.406 V                             ; 0.304 V                             ; 1.57e-010 s                ; 2.13e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-008 V                  ; 2.7 V               ; -0.0113 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-008 V                 ; 2.7 V              ; -0.0113 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 65       ; 0        ; 0        ; 0        ;
; clock      ; count_en ; 544      ; 0        ; 0        ; 0        ;
; count_en   ; count_en ; 524      ; 0        ; 0        ; 0        ;
; reset      ; count_en ; 1580     ; 1048     ; 0        ; 0        ;
; clock      ; krystal  ; 1        ; 1        ; 0        ; 0        ;
; krystal    ; krystal  ; 279      ; 0        ; 0        ; 0        ;
; clock      ; reset    ; 36       ; 0        ; 0        ; 0        ;
; count_en   ; reset    ; 36       ; 0        ; 0        ; 0        ;
; reset      ; reset    ; 108      ; 72       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 65       ; 0        ; 0        ; 0        ;
; clock      ; count_en ; 544      ; 0        ; 0        ; 0        ;
; count_en   ; count_en ; 524      ; 0        ; 0        ; 0        ;
; reset      ; count_en ; 1580     ; 1048     ; 0        ; 0        ;
; clock      ; krystal  ; 1        ; 1        ; 0        ; 0        ;
; krystal    ; krystal  ; 279      ; 0        ; 0        ; 0        ;
; clock      ; reset    ; 36       ; 0        ; 0        ; 0        ;
; count_en   ; reset    ; 36       ; 0        ; 0        ; 0        ;
; reset      ; reset    ; 108      ; 72       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 152      ; 0        ; 0        ; 0        ;
; count_en   ; clock    ; 152      ; 0        ; 0        ; 0        ;
; reset      ; clock    ; 462      ; 310      ; 0        ; 0        ;
; clock      ; count_en ; 8        ; 0        ; 0        ; 0        ;
; reset      ; count_en ; 16       ; 16       ; 0        ; 0        ;
; reset      ; reset    ; 8        ; 8        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 152      ; 0        ; 0        ; 0        ;
; count_en   ; clock    ; 152      ; 0        ; 0        ; 0        ;
; reset      ; clock    ; 462      ; 310      ; 0        ; 0        ;
; clock      ; count_en ; 8        ; 0        ; 0        ; 0        ;
; reset      ; count_en ; 16       ; 16       ; 0        ; 0        ;
; reset      ; reset    ; 8        ; 8        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design.


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design.


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 199   ; 199  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 200   ; 200  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Thu May 20 17:43:48 2010
Info: Command: quartus_sta ctvrty -c ctvrty
Info: qsta_default_script.tcl version: #2
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "citac1[1]~latch|combout" is a latch
    Warning: Node "citac1[3]~latch|combout" is a latch
    Warning: Node "citac1[2]~latch|combout" is a latch
    Warning: Node "citac1[0]~latch|combout" is a latch
    Warning: Node "citac2[0]~latch|combout" is a latch
    Warning: Node "citac2[3]~latch|combout" is a latch
    Warning: Node "citac2[2]~latch|combout" is a latch
    Warning: Node "citac2[1]~latch|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'ctvrty.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name krystal krystal
    Info: create_clock -period 1.000 -name clock clock
    Info: create_clock -period 1.000 -name count_en count_en
    Info: create_clock -period 1.000 -name reset reset
Warning: Found combinational loop of 18 nodes
    Warning: Node "citac2[3]~head_lut|combout"
    Warning: Node "citac2~297|datab"
    Warning: Node "citac2~297|combout"
    Warning: Node "citac2[1]~head_lut|datab"
    Warning: Node "citac2[1]~head_lut|combout"
    Warning: Node "citac2~297|datad"
    Warning: Node "citac2~298|datad"
    Warning: Node "citac2~298|combout"
    Warning: Node "citac2[2]~head_lut|datab"
    Warning: Node "citac2[2]~head_lut|combout"
    Warning: Node "citac2~297|datac"
    Warning: Node "citac2~298|datac"
    Warning: Node "citac2~299|datac"
    Warning: Node "citac2~299|combout"
    Warning: Node "citac2[3]~head_lut|dataa"
    Warning: Node "citac2~299|datad"
    Warning: Node "citac2~298|datab"
    Warning: Node "citac2~299|datab"
Warning: Found combinational loop of 18 nodes
    Warning: Node "citac1[1]~head_lut|combout"
    Warning: Node "citac1~351|datab"
    Warning: Node "citac1~351|combout"
    Warning: Node "citac1[2]~head_lut|datac"
    Warning: Node "citac1[2]~head_lut|combout"
    Warning: Node "citac1~351|dataa"
    Warning: Node "citac1~352|datac"
    Warning: Node "citac1~352|combout"
    Warning: Node "citac1[3]~head_lut|dataa"
    Warning: Node "citac1[3]~head_lut|combout"
    Warning: Node "citac1~351|datad"
    Warning: Node "citac1~352|datab"
    Warning: Node "citac1~349|datab"
    Warning: Node "citac1~349|combout"
    Warning: Node "citac1[1]~head_lut|datac"
    Warning: Node "citac1~349|dataa"
    Warning: Node "citac1~352|dataa"
    Warning: Node "citac1~349|datad"
Warning: The following clock transfers have no clock uncertainty assignment
    Warning: From krystal (Rise) to krystal (Rise) (setup and hold)
    Warning: From clock (Rise) to krystal (Rise) (setup and hold)
    Warning: From clock (Fall) to krystal (Rise) (setup and hold)
    Warning: From krystal (Rise) to clock (Rise) (setup and hold)
    Warning: From clock (Rise) to clock (Rise) (setup and hold)
    Warning: From clock (Fall) to clock (Rise) (setup and hold)
    Warning: From count_en (Rise) to clock (Rise) (setup and hold)
    Warning: From reset (Rise) to clock (Rise) (setup and hold)
    Warning: From reset (Fall) to clock (Rise) (setup and hold)
    Warning: From krystal (Rise) to clock (Fall) (setup and hold)
    Warning: From clock (Rise) to clock (Fall) (setup and hold)
    Warning: From clock (Fall) to clock (Fall) (setup and hold)
    Warning: From clock (Rise) to count_en (Rise) (setup and hold)
    Warning: From count_en (Rise) to count_en (Rise) (setup and hold)
    Warning: From reset (Rise) to count_en (Rise) (setup and hold)
    Warning: From reset (Fall) to count_en (Rise) (setup and hold)
    Warning: From clock (Rise) to count_en (Fall) (setup and hold)
    Warning: From clock (Rise) to reset (Rise) (setup and hold)
    Warning: From count_en (Rise) to reset (Rise) (setup and hold)
    Warning: From reset (Rise) to reset (Rise) (setup and hold)
    Warning: From reset (Fall) to reset (Rise) (setup and hold)
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -11.227
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -11.227       -86.739 count_en 
    Info:    -8.255       -59.499 reset 
    Info:    -3.026       -32.964 krystal 
    Info:    -2.566       -13.077 clock 
Info: Worst-case hold slack is -0.991
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.991        -4.467 reset 
    Info:    -0.154        -0.154 krystal 
    Info:     0.344         0.000 count_en 
    Info:     0.453         0.000 clock 
Info: Worst-case recovery slack is -11.556
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -11.556       -48.881 clock 
    Info:    -2.186       -16.263 count_en 
    Info:    -0.124        -0.124 reset 
Info: Worst-case removal slack is -1.552
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.552       -11.891 reset 
    Info:     0.420         0.000 count_en 
    Info:     0.999         0.000 clock 
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found combinational loop of 18 nodes
    Warning: Node "citac2[3]~head_lut|combout"
    Warning: Node "citac2~297|datab"
    Warning: Node "citac2~297|combout"
    Warning: Node "citac2[1]~head_lut|datab"
    Warning: Node "citac2[1]~head_lut|combout"
    Warning: Node "citac2~297|datad"
    Warning: Node "citac2~298|datad"
    Warning: Node "citac2~298|combout"
    Warning: Node "citac2[2]~head_lut|datab"
    Warning: Node "citac2[2]~head_lut|combout"
    Warning: Node "citac2~297|datac"
    Warning: Node "citac2~298|datac"
    Warning: Node "citac2~299|datac"
    Warning: Node "citac2~299|combout"
    Warning: Node "citac2[3]~head_lut|dataa"
    Warning: Node "citac2~299|datad"
    Warning: Node "citac2~298|datab"
    Warning: Node "citac2~299|datab"
Warning: Found combinational loop of 18 nodes
    Warning: Node "citac1[1]~head_lut|combout"
    Warning: Node "citac1~351|datab"
    Warning: Node "citac1~351|combout"
    Warning: Node "citac1[2]~head_lut|datac"
    Warning: Node "citac1[2]~head_lut|combout"
    Warning: Node "citac1~351|dataa"
    Warning: Node "citac1~352|datac"
    Warning: Node "citac1~352|combout"
    Warning: Node "citac1[3]~head_lut|dataa"
    Warning: Node "citac1[3]~head_lut|combout"
    Warning: Node "citac1~351|datad"
    Warning: Node "citac1~352|datab"
    Warning: Node "citac1~349|datab"
    Warning: Node "citac1~349|combout"
    Warning: Node "citac1[1]~head_lut|datac"
    Warning: Node "citac1~349|dataa"
    Warning: Node "citac1~352|dataa"
    Warning: Node "citac1~349|datad"
Warning: The following clock transfers have no clock uncertainty assignment
    Warning: From krystal (Rise) to krystal (Rise) (setup and hold)
    Warning: From clock (Rise) to krystal (Rise) (setup and hold)
    Warning: From clock (Fall) to krystal (Rise) (setup and hold)
    Warning: From krystal (Rise) to clock (Rise) (setup and hold)
    Warning: From clock (Rise) to clock (Rise) (setup and hold)
    Warning: From clock (Fall) to clock (Rise) (setup and hold)
    Warning: From count_en (Rise) to clock (Rise) (setup and hold)
    Warning: From reset (Rise) to clock (Rise) (setup and hold)
    Warning: From reset (Fall) to clock (Rise) (setup and hold)
    Warning: From krystal (Rise) to clock (Fall) (setup and hold)
    Warning: From clock (Rise) to clock (Fall) (setup and hold)
    Warning: From clock (Fall) to clock (Fall) (setup and hold)
    Warning: From clock (Rise) to count_en (Rise) (setup and hold)
    Warning: From count_en (Rise) to count_en (Rise) (setup and hold)
    Warning: From reset (Rise) to count_en (Rise) (setup and hold)
    Warning: From reset (Fall) to count_en (Rise) (setup and hold)
    Warning: From clock (Rise) to count_en (Fall) (setup and hold)
    Warning: From clock (Rise) to reset (Rise) (setup and hold)
    Warning: From count_en (Rise) to reset (Rise) (setup and hold)
    Warning: From reset (Rise) to reset (Rise) (setup and hold)
    Warning: From reset (Fall) to reset (Rise) (setup and hold)
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -10.321
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -10.321       -79.547 count_en 
    Info:    -7.617       -54.913 reset 
    Info:    -2.774       -28.259 krystal 
    Info:    -2.333       -10.826 clock 
Info: Worst-case hold slack is -0.883
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.883        -3.855 reset 
    Info:    -0.113        -0.113 krystal 
    Info:     0.222         0.000 count_en 
    Info:     0.401         0.000 clock 
Info: Worst-case recovery slack is -10.618
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -10.618       -45.161 clock 
    Info:    -2.144       -15.959 count_en 
    Info:    -0.296        -0.666 reset 
Info: Worst-case removal slack is -1.425
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.425       -10.778 reset 
    Info:     0.356         0.000 count_en 
    Info:     0.953         0.000 clock 
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found combinational loop of 18 nodes
    Warning: Node "citac2[3]~head_lut|combout"
    Warning: Node "citac2~297|datab"
    Warning: Node "citac2~297|combout"
    Warning: Node "citac2[1]~head_lut|datab"
    Warning: Node "citac2[1]~head_lut|combout"
    Warning: Node "citac2~297|datad"
    Warning: Node "citac2~298|datad"
    Warning: Node "citac2~298|combout"
    Warning: Node "citac2[2]~head_lut|datab"
    Warning: Node "citac2[2]~head_lut|combout"
    Warning: Node "citac2~297|datac"
    Warning: Node "citac2~298|datac"
    Warning: Node "citac2~299|datac"
    Warning: Node "citac2~299|combout"
    Warning: Node "citac2[3]~head_lut|dataa"
    Warning: Node "citac2~299|datad"
    Warning: Node "citac2~298|datab"
    Warning: Node "citac2~299|datab"
Warning: Found combinational loop of 18 nodes
    Warning: Node "citac1[1]~head_lut|combout"
    Warning: Node "citac1~351|datab"
    Warning: Node "citac1~351|combout"
    Warning: Node "citac1[2]~head_lut|datac"
    Warning: Node "citac1[2]~head_lut|combout"
    Warning: Node "citac1~351|dataa"
    Warning: Node "citac1~352|datac"
    Warning: Node "citac1~352|combout"
    Warning: Node "citac1[3]~head_lut|dataa"
    Warning: Node "citac1[3]~head_lut|combout"
    Warning: Node "citac1~351|datad"
    Warning: Node "citac1~352|datab"
    Warning: Node "citac1~349|datab"
    Warning: Node "citac1~349|combout"
    Warning: Node "citac1[1]~head_lut|datac"
    Warning: Node "citac1~349|dataa"
    Warning: Node "citac1~352|dataa"
    Warning: Node "citac1~349|datad"
Warning: The following clock transfers have no clock uncertainty assignment
    Warning: From krystal (Rise) to krystal (Rise) (setup and hold)
    Warning: From clock (Rise) to krystal (Rise) (setup and hold)
    Warning: From clock (Fall) to krystal (Rise) (setup and hold)
    Warning: From krystal (Rise) to clock (Rise) (setup and hold)
    Warning: From clock (Rise) to clock (Rise) (setup and hold)
    Warning: From clock (Fall) to clock (Rise) (setup and hold)
    Warning: From count_en (Rise) to clock (Rise) (setup and hold)
    Warning: From reset (Rise) to clock (Rise) (setup and hold)
    Warning: From reset (Fall) to clock (Rise) (setup and hold)
    Warning: From krystal (Rise) to clock (Fall) (setup and hold)
    Warning: From clock (Rise) to clock (Fall) (setup and hold)
    Warning: From clock (Fall) to clock (Fall) (setup and hold)
    Warning: From clock (Rise) to count_en (Rise) (setup and hold)
    Warning: From count_en (Rise) to count_en (Rise) (setup and hold)
    Warning: From reset (Rise) to count_en (Rise) (setup and hold)
    Warning: From reset (Fall) to count_en (Rise) (setup and hold)
    Warning: From clock (Rise) to count_en (Fall) (setup and hold)
    Warning: From clock (Rise) to reset (Rise) (setup and hold)
    Warning: From count_en (Rise) to reset (Rise) (setup and hold)
    Warning: From reset (Rise) to reset (Rise) (setup and hold)
    Warning: From reset (Fall) to reset (Rise) (setup and hold)
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.515
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.515       -34.526 count_en 
    Info:    -3.179       -21.543 reset 
    Info:    -0.679        -4.185 krystal 
    Info:    -0.550        -0.991 clock 
Info: Worst-case hold slack is -0.507
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.507        -2.466 reset 
    Info:    -0.155        -0.155 krystal 
    Info:     0.187         0.000 clock 
    Info:     0.233         0.000 count_en 
Info: Worst-case recovery slack is -4.573
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.573       -19.618 clock 
    Info:    -0.938        -7.029 count_en 
    Info:    -0.025        -0.025 reset 
Info: Worst-case removal slack is -0.719
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.719        -5.406 reset 
    Info:     0.200         0.000 count_en 
    Info:     0.505         0.000 clock 
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 196 warnings
    Info: Peak virtual memory: 187 megabytes
    Info: Processing ended: Thu May 20 17:43:51 2010
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


